2024, Vol. 35
2. 国家并行计算机工程技术研究中心, 北京 100190;
3. 中国科学院 计算技术研究所, 北京 100190
2. National Research Center of Parallel Computer Engineering and Technology, Beijing 100190, China;
3. Institute of Computing Technology, Chinese Academy of Sciences, Beijing 100190, China
随着信息技术的快速发展, 对硬件算力要求不断提高, 推动着各种新型处理器架构的涌现. 然而一款处理器的推广, 离不开丰富的软硬件生态支持. 考虑到软件开发周期和开发成本, 新型处理器很难在短时间内构建出毗邻x86和ARM架构的丰富软件生态群, 存在市场竞争力弱、推广难度大的难题; 另一方面, 得不到广泛应用和市场份额的处理器也很难得到广大开源社区对其生态的维护支持. 软硬件生态的滞后已成为制约新型处理器推广的关键瓶颈. 在这种情况下, 将Wintel (Windows+Intel)和AA (ARM+Android)等已经成熟的体系结构应用软件迁移到新型处理器架构, 既加速了其生态构建, 又促进了处理器研发的更新迭代. 二进制翻译技术作为这样一种软件迁移手段, 实现不同架构之间的应用软件兼容运行, 其在提高硬件平台可用性的同时降低了软件开发和维护成本. 纵观计算机行业的发展历程, 利用已有平台的软件丰富新型处理器生态是业界常用的手段. 自20世纪90年代开始, 多种宿主机指令系统利用x86和ARM等平台丰富的应用软件生态群, 推出了大量商用和开源的二进制翻译系统. 例如Digital FX!32[1]用于Alpha宿主机系统、Aries[2]用于HP的PA-RISC、IA-32 EL[3]用于Itanium宿主机、Transmeta CMS[4]用于Transmeta VLIW指令系统、Rosetta 2[5]用于苹果Apple Silicon M1、DAISY[6]和BOA[7]用于IBM的Power体系结构.
除了软件迁移外, 在虚拟化技术广泛应用的今天, 二进制翻译也是跨架构虚拟机实现的核心技术, 有效屏蔽了硬件差异. 此外, 移动计算和云计算催生出多样化异构系统, 计算平台由传统的单一指令系统向多指令系统融合发展. 例如Qualcomm和ARM将异构计算应用于移动设备, Google使用多种指令系统组成大型机群. 二进制翻译技术可以实现多指令系统的处理器融合, 其在多样化异构系统中也得到了广泛应用. 二进制翻译技术也被广泛应用在程序分析与优化、二进制符号执行、安全研究等领域.
综合来看, 经过多年发展, 二进制翻译技术已取得了良好进展, 对多个领域的研究起到了促进作用. 然而, 二进制翻译技术依旧面临着翻译效率不高、目标体系结构硬件特性发挥不足、被翻译程序完备性保证难度大等挑战. 如何探索更优的翻译方法、追求更高的翻译效率和覆盖更丰富的应用领域是业界持续关注的热点.
本文在Web of Science Core Collection (WOSCC)和中国知网(CNKI)中分别使用关键词“binary translation”“虚拟化(+)二进制翻译”“binary translation*(QEMU (+) virtualization (+) LLVM)”“ISA*BT”搜索, 并且人工筛选与“二进制翻译”“binary translation”密切相关的工作, 统计文献检索情况如图1所示. 可以看出, 近10年文献发表数量明显增多, 原因可能是: (1)硬件资源极大丰富与CPU性能过剩为二进制翻译提供了良好的硬件支撑. (2)虚拟化、QEMU、LLVM、编译优化等技术的发展为二进制翻译提供了技术研究的新机遇. (3)处理器多样化快速发展以及各种新兴领域对二进制翻译的需求不断增加.
|
图 1 WOSCC与知网中检索二进制翻译技术相关文献数量 |
本文关注到, 在已经发表的学术研究中, 针对二进制翻译的综述类文章并不多见. 李剑慧等人[8]于2007年对动态二进制翻译与优化技术进行了概括总结, 但其并未对多线程翻译、应用领域、指令翻译方法等方面进行分析, 同时由于文献发表时间较早, 大量最新技术并未涉及. Spink等人[9]于2020年总结梳理了常见的动态二进制翻译系统, 但其目的是与Captive系统进行对比. 本文整理了196篇与二进制翻译主题密切相关的文献, 时间跨度为1994–2023年. 通过深入分析总结二进制翻译相关技术和典型翻译系统, 旨在揭示二进制翻译技术的研究进展、研究热点以及未来的研究方向.
本文从二进制翻译过程中最为关注的指令翻译、关键问题、性能优化和应用领域这4个方面开展综述. 第1节简述二进制翻译技术基本原理, 然后从不同角度对二进制翻译技术做分类, 并梳理二进制翻译发展历史上具有重要突破的典型系统. 第2节总结二进制指令翻译方法, 将翻译方法划分为定制化中间表示的指令翻译、编译器框架辅助的指令翻译、规则匹配的指令映射翻译. 第3节总结二进制翻译技术面临的一些关键问题, 包括存储单元映射、原子操作时序维护、异常和中断处理、内存一致性保证等. 第4节讨论二进制翻译优化技术, 重点从翻译开销优化、运行时优化和代码生成优化总结二进制翻译常用的优化方法. 第5节归纳二进制翻译技术的典型应用领域, 例如软件迁移、程序分析与优化、二进制符号执行等. 第6节对二进制翻译技术的潜在研究方向进行展望. 第7节对全文工作进行总结.
1 二进制翻译技术与典型系统 1.1 二进制翻译技术基本原理严格来说, 二进制翻译技术有狭义和广义之分. 狭义的二进制翻译技术是指二进制翻译器本身, 主要功能是实现源平台(程序被翻译之前的运行平台, 也叫源机器平台或客户平台)程序指令到目标平台(程序被翻译之后的运行平台, 也叫目标机器平台或宿主平台)指令的等价翻译; 广义的二进制翻译技术则是一个复杂的翻译系统, 其包含了指令翻译、运行环境模拟、目标代码执行、性能优化、异常处理等环节. 广义的二进制翻译全面地描述了程序模拟过程. 本文讨论的二进制翻译特指广义的二进制翻译技术.
图2给出了典型的二进制翻译系统基本框架图, 核心模块包括程序加载、二进制翻译器、控制器、运行环境模拟、目标代码执行等. 程序加载负责启动整个翻译系统, 并将源程序代码加载到内存. 二进制翻译器负责指令的翻译、优化、代码缓存等工作. 控制器负责翻译和执行之间的控制流切换、缓存代码的更新与查找等. 运行环境模拟负责系统调用、异常处理、存储单元镜像等模拟工作. 目标代码执行则是在目标机器上执行翻译后代码. 总结看来, 二进制翻译技术的执行流程如下: 首先, 在目标机器平台加载源机器平台的二进制程序, 并启动二进制翻译器. 其次, 二进制翻译器根据源程序代码逻辑进行解码、翻译、优化以及编码等指令翻译工作. 最后, 在目标平台执行翻译生成的二进制代码.
|
图 2 二进制翻译系统基本框架图 |
1.2 二进制翻译技术分类
二进制翻译技术根据其输入的翻译对象、运行的翻译平台、选取的翻译时机等不同, 我们从不同角度对其进行分类.
(1)根据翻译对象不同分类, 分为系统级翻译和用户级翻译. 系统级翻译的翻译对象是被翻译程序所在的整个系统, 相当于在目标平台模拟一套与源平台完全相同的运行环境. 翻译过程涉及对系统中所有进程、内存单元、外设、系统调用等全部环境的模拟, 通常翻译效率较低. 事实上, 对于大多数应用来说, 二进制翻译过程只需聚焦于应用程序本身, 其运行的环境可以直接依赖于宿主机操作系统, 由此便衍生出了用户级翻译. 用户级翻译流程简单, 通常翻译效率较高.
(2)根据翻译平台不同分类, 分为同平台翻译和跨平台翻译. 同平台翻译中源平台和目标平台的体系架构相同, 二者在指令集、存储单元、内存模型等方面差异较小, 模拟实现相对简单. 同平台翻译更多聚焦于代码插桩与分析、架构向后兼容、新架构特性优化等研究; 跨平台翻译中源平台和目标平台的体系架构不同, 相比同平台翻译, 跨平台翻译难度显著增加, 翻译过程也更为复杂, 是当前二进制翻译的研究热点.
(3)根据翻译时机不同分类, 分为解释执行、静态翻译、动态翻译、动静结合. 解释执行作为最简单的翻译方法, 以单条指令为单位将源程序指令逐条实时解释执行, 无需控制器频繁做控制流的切换. 解释执行不保存已解释的指令, 也不开展代码优化, 执行效率通常要比本地原生执行慢10–100倍[10]. 当前先进的翻译系统中, 完全基于解释执行设计的二进制翻译系统较为少见; 静态翻译将指令翻译与代码执行过程分离, 以输入的源程序为单位, 离线完成指令翻译并充分优化生成的代码, 执行效率较高. 然而, 静态翻译无法提前获知程序完备控制流信息, 面临着一些技术挑战, 例如翻译代码运行时对代码挖掘、代码重定位等问题处理不足, 这也使得静态翻译在使用场景上受限, 其在嵌入式应用中使用较多, 并且通常与解释执行联合使用[2,7,11]; 动态翻译采取边翻译边执行的即时编译策略, 以基本块或者函数体为单位开展翻译和执行, 当遇到未翻译代码时控制流再切换至翻译器进行翻译. 动态翻译弥补了静态翻译无法获取完备控制流信息的不足. 同时, 动态翻译还引入了代码优化和代码缓存, 相比解释执行在执行效率有所提升. 但是动态翻译面临着翻译开销大、代码优化不充分、控制流切换频繁等挑战. 动态翻译是当前主流的二进制翻译方法和研究热点[5,12−15]; 动静结合将动态翻译和静态翻译充分结合, 基于静态翻译尽可能地预先离线翻译代码并缓存, 然后在执行预先翻译代码时, 如果遇到间接跳转等不确定情况再采用动态翻译进行补充翻译, 动静结合内容将在第4.1节进一步介绍.
1.3 典型二进制翻译系统FX!32[1]是Digital公司开发的动静结合的二进制翻译系统, 实现了Win32/x86应用在Windows NT/Alpha平台上的高效运行. FX!32基于“剖析-优化”的翻译策略, 首次将环境模拟、运行时信息生成和二进制翻译结合到一起.
BOA[7]是IBM公司开发的动态二进制翻译系统. 为了兼容已有的PowerPC体系结构, BOA将PowerPC指令转换为简单的VLIW操作原语, 通过解释执行探测热路径代码并获得运行时信息来指导动态优化.
Aries[2]是HP公司开发的动态二进制翻译系统. Aries使用解释器模拟执行源程序来发掘热路径代码, 然后利用动态二进制翻译器翻译并优化热代码, 最后缓存翻译生成代码. Aries实现了PA-RSIC与IA-64之间的浮点寄存器映射, 避免了大量潜在的寄存器存取操作.
Valgrind[16]作为同平台运行的二进制翻译与二进制插桩工具, 采用“反汇编-再合成”的方式将二进制变换为VEX IR中间代码. Valgrind基于影子内存映射的代码插桩与分析方法, 在内存泄漏、程序分析、性能优化等方面发挥着重要作用.
QEMU[13]作为当前最为流行的多平台开源翻译框架, 具有良好平台可扩展性, 同时支持系统级和用户级翻译. QEMU为了兼容多目标机和多宿主机, 并未充分利用宿主机体系结构特征. 未经优化的QEMU的翻译效率通常只有本地原生编译执行的10%左右[17]. 近年来, 针对QEMU涌现出大量研究, 例如寄存器分配优化[18]、中间代码优化[18]、虚实地址转换优化[19]、基本块链接优化[20]、缓存管理[21]、多线程优化[20,22]、分支跳转优化[23]、向量优化[24,25]、Helper函数优化[20,26,27]等. 同时衍生出大量工具, 例如基于LLVM优化加速的多线程翻译器HQEMU[20]、缓存独占的并行全系统模拟器COREMU[28]、缓存共享的并行全系统模拟器PQEMU[29]、符号执行与二进制翻译融合的SymQEMU[30]、基于分布式框架的DQEMU[31]、兼容Pin[32]的二进制插桩工具PEMU[33]、面向程序并行优化的LLPEMU[34]、动态二进制分析工具PANDA[35]等.
CrossBit[36]是上海交通大学实现的多源多目标翻译系统, 支持MIPS、x86、Sparc平台的应用到Power、x86、Sparc平台上翻译运行. CrossBit采用Vlnst低层次虚拟精简指令集作为中间表示层以完成代码转换和优化. 然而, CrossBit对异常处理的支持存在不足.
Tango[37]实现了从ARM32应用到ARM64的翻译, 由动态翻译器、预翻译器、执行环境这3部分组成. Tango充分利用了代码缓存和多线程机制, 完整支持ARM、VFP和NEON指令集, 并且支持数千个Android应用程序的翻译运行.
ExaGear[12]是华为开发的动态二进制翻译系统, 实现了x86、x86-64、ARM程序在ARM64平台的翻译运行. ExaGear通过构建快速翻译+热点代码深度优化策略. 采用Trace优化减少间接跳转查找开销, 有效地改善了内存布局和数据局部性, 充分发挥了鲲鹏的多核优势.
Instrew[14,38]是一个客户端+服务端的多进程二进制翻译和二进制插桩框架. 相比于其他类似框架, Instrew具有以下优势: (1)基于函数级粒度的翻译并且支持SIMD (single instruction multiple data), 对浮点指令的翻译效率较高. (2)被提权的中间表示与LLVM IR兼容, 可以复用LLVM代码框架. (3)多进程的设计方法将翻译和执行部署在不同进程. 然而, Instrew对x86指令集、浮点异常以及舍入模式支持不足.
Rosetta 2[5]是苹果公司开发的商用二进制翻译系统, 实现了x86-64应用在ARM64平台上的翻译运行. Rosetta 2采用动静结合的代码翻译方法, 同时在ARM64硬件上支持英特尔架构的内存模型, 提升了对并发程序的翻译效率.
FEX-Emu[39]是一套从x86和x86-64到AArch64的开源二进制翻译框架, 致力于实现Steam和Linux/x86-64游戏在AArch64平台上高效运行. FEX-Emu基于JSON格式的IR (intermediate representation)中间表示, 支持将库函数调用转发到主机OpenGL驱动程序和其他组件中.
Houdini[40]实现了Android/ARM应用在英特尔处理器上的高效翻译运行. Houdini使用复杂的动态指令生成机制进行性能优化, 这使得翻译生成的指令极难精确与原生ARM指令映射.
LAT[17]是由龙芯中科开发的一套支持多平台翻译的动态二进制翻译系统, 实现了x86、ARM、MIPS应用在LoongArch上高效翻译运行. LAT通过软硬协同设计的方法提升二进制翻译效率, 为上层应用软件提供了良好的虚拟运行环境.
Lasagne[41]静态二进制翻译器实现了一套支持并发推理的强弱内存一致性变换模型. Lasagne基于LLVM框架设计实现, 为不同内存模型处理器之间的并发二进制程序翻译与形式化验证提供了重要参考价值.
除了上述翻译系统, 还存在着大量其他著名的二进制翻译系统, 例如中科院计算所的DigitalBridge[42]、面向全系统翻译的Captive[9]以及基于“复制-再插桩”的DynamicRIO[43]同源二进制插桩与分析工具等. 本文梳理了二进制发展历史上具有重要技术突破的典型翻译系统, 同时我们重点关注最近10年的研究工作, 最终总结出如表1所示的典型二进制翻译系统列表.
|
表 1 典型二进制翻译系统 |
2 二进制翻译技术中的指令翻译
二进制翻译器(如图2中绿底色标注)的核心功能是指令翻译, 其根据要匹配的粒度从二进制程序中提取待匹配的函数、基本块或者指令, 一一对应地模拟客户机的所有指令功能, 实现指令的解码、翻译、优化和编码等工作, 最终转换为目标平台机器码. 但不同的指令翻译方法最终生成的代码质量存在差异. 本文梳理表1中典型翻译系统所采用的指令翻译方法, 将其总结为定制化中间表示的指令翻译、编译器框架辅助的指令翻译和规则匹配的指令映射翻译这3种.
2.1 定制化中间表示的指令翻译为了摆脱指令翻译时对架构的依赖, 降低翻译难度, 有研究提出针对二进制翻译器自身设计一套架构无关的统一中间表示(IR), 其将翻译工作转换为源平台指令到IR中间表示的代码提权和IR到目标平台指令的重新编码. 统一的IR表示既降低了架构依赖性和指令翻译复杂度, 又提升了二进制翻译系统向多平台的可扩展性与兼容性. 该方法为函数语义特征提取带来了极大的便利. 图3(a)为基于定制化中间表示的指令翻译流程图, 典型的中间表示如TCG IR、VEX IR.
|
图 3 基于定制化中间表示的指令翻译 |
TCG IR作为QEMU采用的独立于架构的抽象中间表示, 支持140余种不同的操作类型. TCG IR使用微指令操作解释源平台指令, 每条微指令近似于原子操作, 保证了翻译时的正确性. 图3(b)为基于TCG IR实现ARM64到x86-64的指令翻译过程. 为了尽可能快的完成翻译工作, QEMU并未对TCG IR开展深入优化, 导致其翻译效率较低. 考虑到翻译复杂度和平台可扩展性, TCG IR主要面向内存访问、整数运算、逻辑运算等基础指令表示, 对于浮点和向量等功能复杂的指令则通过引入C/C++语言设计的Helper函数模拟实现. 针对TCG IR在浮点和向量指令转换方面的不足, 文献[25,68]设计了向量TCG IR来表示SIMD指令, 不再依赖Helper函数实现, 丰富了TCG IR对不同指令类型的表示.
VEX IR作为Valgrind采用的一种二地址形式的架构无关中间表示, 支持1000余种不同的操作类型. VEX IR基于SSA (static single assignment)形式对每一个变量进行显式的类型变换. VEX IR设计了表达式和语句申明来模拟存储单元读写、变量读写、条件赋值、特殊函数调用等操作. VEX IR支持对多种平台的指令集进行统一描述, 保证了不同平台的二进制代码直接复用插桩工具. VEX IR目前对于AVX、FMA等向量指令支持不足. 此外, 为了保证多平台的兼容性, 基于VEX IR表示的代码翻译效率较低.
除了上述定制化中间表示之外, 还有其他基于IR的翻译设计, 例如使用REIL[69]作为中间表示的IDA Pro[70], 面向程序属性的形式推理BAP[71], 基于二进制语义学习的LISC[72], 面向CrossBit的低层次虚拟精简机器指令VInst[36], 支持CPU/GPU异构虚拟执行环境的中间表示GVInst[73]等.
2.2 编译器框架辅助的指令翻译定制化中间表示的指令翻译是针对二进制翻译器量身定做, 具有很强的针对性. 但是其也存在明显不足: 需要开发人员手工开发解码、中间表示和编码过程, 且在兼顾可扩展性的同时牺牲了翻译效率. 考虑到二进制翻译的代码优化与常规编译优化具有相似性, 大量编译技术可以直接被复用. 为此, 有研究提出利用编译器框架辅助完成二进制指令翻译, 将编译器的中间表示和编译器后端代码引入到二进制翻译中, 从而充分利用编译器已有优化技术. 此外, 编译器在开源社区具有较高的活跃度, 进一步促进了二进制翻译技术的更新迭代. 图4(a)为基于编译器框架辅助的指令翻译流程.
|
图 4 基于编译器框架辅助的指令翻译 |
LLVM[74]作为一款模块化设计的优秀编译器, 因具有丰富的优化机制而被广泛使用. 近年来涌现出大批基于LLVM IR中间表示的二进制提升工具, 表2对相关工具进行了总结. 可以看出, 从二进制代码到LLVM IR中间表示的转换工具较为丰富, 这为二进制翻译技术与编译器框架的深度融合研究奠定了良好基础.
|
|
表 2 基于LLVM IR的提升工具对比总结 |
近年来涌现出大量基于LLVM IR的二进制翻译研究, 图4(b)为基于LLVM IR实现ARM64加法与减法指令到x86-64平台的等价翻译示例. Hong等人[20]提出将LLVM IR引入到QEMU中提出了HQEMU, 首先将二进制代码全部转换为TCG IR, 当探测到某一段代码块为热路径代码时, 将相应的TCG IR转换为LLVM IR并进行深入分析与优化. 然而, 该方法受到TCG IR优化不足的限制, 无法对未变换为LLVM IR的TCG IR开展细粒度优化. Chipounov等人[77]提出将QEMU中间表示全部采用LLVM IR实现, 之后将LLVM IR变换为LLVM字节码编译执行. 由于该方法进行LLVM IR变换时开销较大, 最终翻译效率低于QEMU原有的翻译方法. Shen等人[54]提出的LLBT静态二进制翻译工具采用LLVM IR中间表示进行代码优化与指令生成, 然后采用LLVM编译器将LLVM IR转换为最终目标平台代码, 结果表明该方法比QEMU动态翻译性能平均提升了7倍. Rellume[38]首先将二进制代码提升到LLVM IR中间表示, 之后再利用LLVM代码生成器完成编译, 该中间表示充分兼容了LLVM编译器. Rocha等人[41]提出的Lasagne翻译器基于改进版Mctoll[76]完成二进制逐层变换到LLVM IR, 先将二进制反汇编为低级中间表示MCInst, 再提升变换为MachineInstr并构建CFG (control-flow graphs), 最终变换为LLVM IR抽象代码. 改进版Mctoll支持浮点调用和尾部处理、SSE指令以及奇偶校验等相关代码提升. You等人[78]增强了LLVM IR对浮点指令的表示能力, 扩展对非数处理、浮点异常和各种舍入模式的支持, 使得LLVM IR对目标平台浮点指令特性的支持更加完善.
基于LLVM IR的中间表示充分利用了LLVM编译器的优化特性, 在通用性和效率上相比于TCG IR具有显著提升. 然而, 也存在一些不足: (1)由于二进制文件缺少数据类型、控制流或函数调用抽象信息, 导致其对浮点指令和向量指令提升支持不足. (2)对内存一致性模型的翻译支持不足. 图5是基于Mctoll+LLVM实现x86-to-ARM(从x86到ARM架构的翻译)并发程序翻译的示例, XNA与YNA表示共享内存非原子变量的访问操作. 图5(a)中的代码在x86架构上执行时不允许出现a=1, b=0的输出结果, 但是该代码经过LLVM IR中间变换后, 最终在ARM架构上执行可能出现a=1, b=0的输出结果, 主要原因是LLVM IR缺少对并发推理的支持.
|
图 5 基于LLVM IR实现x86-to-ARM翻译 |
2.3 规则匹配的指令映射翻译
无论是定制化中间表示的指令翻译还是利用编译器框架辅助的指令翻译, 二者均依赖于IR中间表示. 这些方法在中间转换过程中损失了大量的程序语义, 生成代码膨胀率高. 例如, 基于VEX IR的代码翻译后膨胀率达10倍以上[79]. 随着机器学习技术的不断发展, 有研究将机器学习引入到指令翻译中, 提出基于规则匹配的指令映射翻译方法, 避免引入中间IR转换. 将指令翻译变为规则训练、规则学习和规则映射的“训练-学习-生成”过程[80,81]. 图6(a)为基于规则匹配的指令映射方法的翻译流程, 将源平台指令与预先形成的翻译规则库进行匹配, 找到对应的目标平台指令完成指令映射. 图6(b)为基于规则匹配映射方法的示例, 在该示例中通过匹配规则1和规则2实现ARM64加法与减法指令到x86-64平台的等价翻译.
|
图 6 基于规则匹配的指令映射翻译 |
在翻译规则库的形成上, Bansal等人[82]首次将编译器超级窥孔优化技术[83]引入到二进制翻译的规则生成. 与常规编译器优化不同, 在学习阶段, Bansal等人为源平台和目标平台指令序列构造一个等价翻译规则, 之后将生成规则提供给静态二进制翻译器使用. 测试结果表明, 该方法使得SPEC CINT2000部分程序的执行效率超过本地原生运行. 但是该方法采用近乎暴力搜索潜在匹配指令, 指令步长较短, 不支持对浮点指令的学习. 针对基于规则映射方法对应用指令集覆盖率不足的问题, Wang等人[80]混合使用基于规则映射与基于IR变换的翻译方法, 优先采用规则映射方式完成指令翻译, 对于无法映射翻译的情况再将指令变换为TCG IR, 该方法有效解决了规则匹配失效导致指令无法全覆盖的难题. Song等人[81]提出在源码语义学习时引入动态滑动窗口尝试寻找更优的匹配规则, 在翻译规则中允许客户机、宿主机之间存在ISA (instruction set architecture)的语义差异, 该方法相比文献[80]的指令覆盖率和翻译效率有显著提升.
Jiang等人[84]分析了训练集规模与生成规则数量的关系, 实验结果表明仅仅通过无限扩大训练集规模并不能保证指令集覆盖率持续提升, 这也是基于规则匹配方法进行指令翻译面临的一个难点问题. Jiang等人[84]使用参数化翻译规则学习方法进一步优化, 根据指令集编码分类规律衍生出更多可用规则, 对于被翻译的源平台指令, 先参数化匹配规则再实例化. 但参数化方法限制了其平台可移植性. Hasabnis等人[72]反向利用GCC的指令模板描述来扩展学习规则, 使用GCC编译大量源代码包, 分析编译后端生成的IL (intermediate language)片段与输出的汇编代码(assembly)之间的关系, 形成映射规则<assembly, IL>, 最终以IL为中间桥梁实现不同架构的指令映射, 自动生成更多规则. 实验结果表明其指令覆盖率达99.5%, 但是该方法仅支持编译器生成指令, 无法处理手工加入的指令.
此外, 也有研究提出将编译框架转换和规则映射相结合的代码生成方法. Xu等人[85]提出Copy-and-Patch快速编译技术, 实现从高级语言或低级字节码到二进制代码的高效转换. Copy-and-Patch系统包含MetaVar编译器和Copy-and-Patch代码生成器两部分. MetaVar预先构造满足多种场景的架构无关模板库. Copy-and-Patch代码生成器根据用户输入的字节码或AST (abstract syntax tree)的程序特征利用模式匹配选择最高效的模板库, 最终生成高效的二进制代码. Copy-and-Patch技术在代码生成效率和质量上优势显著, 并且对不同的字节码和AST具有很强的可扩展性. 二进制翻译作为具有特殊前端的编译器, 有理由相信Copy-and-Patch技术对二进制指令高效翻译同样具有很强的借鉴意义.
2.4 指令翻译方法分析与对比本节介绍了二进制指令翻译常用的3种翻译方法: 定制化中间表示的指令翻译、编译器框架辅助的指令翻译和规则匹配的指令映射翻译. 我们从代表性方法、翻译效率、平台可扩展性、代码膨胀率、不足等5个方面对3种指令翻译方法进行对比, 结果如表3所示, 可以看出3种方法各有千秋. 然而, 设计一种高质量的指令翻译方法是一项具有挑战性的工作, 既要求在功能上完全表达被翻译指令, 又要在翻译效率上足够高效. 当前的二进制翻译系统设计, 普遍做法是将不同的指令翻译方法融合使用[20,80,85].
|
|
表 3 二进制指令翻译方法对比 |
3 二进制翻译技术关键问题
二进制翻译的输入文件不再维护函数名、变量信息、数据类型等关键符号信息, 导致其相比编译器设计更具挑战性. 根据表1典型二进制翻译系统, 我们梳理发现当前二进制翻译技术依旧存在大量热点关键问题. 引发这些问题的主要原因有: (1)冯诺依曼结构的指令/地址/数据混编混接、变长指令、间接跳转指令、代码自修改等特性, 二进制程序解码和翻译难度大. (2)基于虚拟环境模拟的执行方式, 会引入大量翻译和运行开销. (3)不同处理器平台在内存模型、指令集、存储单元等硬件差异, 对指令翻译和处理器状态模拟难度较大.
3.1 存储单元模拟二进制翻译除了完成指令的基本翻译, 还需要在目标机器上部署对应的存储单元作为源机器平台中寄存器的镜像, 实现源平台的寄存器和内存等存储单元的等价模拟. 除了对通用寄存器的镜像部署, 程序中专用寄存器的状态同样需要在目标机器中对应部署. 例如在翻译x86的分段寄存器和标志位寄存器时, 在目标机器中也必须建立对应的内存镜像. 当前镜像部署的解决方案主要有两种: 开辟一块内存空间做镜像映射[13,16]或者利用硬件支持寄存器映射[17,53,86]. 其中, 开辟内存空间的方法屏蔽了寄存器使用差异, 实现简单, 但会引发大量的访存代价. 硬件支持的寄存器映射方法效率较高, 但不同处理器平台中寄存器数量和使用约定各异, 很难实现寄存器的全部映射. 尤其是源平台寄存器数量多于目标平台时, 必然有部分源机器平台中的寄存器要被映射到内存单元中, 涉及寄存器映射收益[53]和映射代价选择[82,87]问题. 具体优化方法将在第4.3.1节中进行讨论.
与存储单元模拟相关的另外一个难点是对内存地址的翻译. 系统级翻译时, 所有客户机访存操作需要经过两级虚实地址转换, 即先把客户机的虚地址翻译成客户机的物理地址. 然后再将客户机的物理地址作为宿主机的虚地址, 最终翻译成宿主机的物理地址. QEMU采用软件模拟实现两级虚实地址转换翻译, 翻译效率较低. Wang等人[88]和Faravelon等人[89]提出将客户虚拟地址空间嵌入到主机地址空间中, 宿主机可无差别地直接访问客户机虚地址. 然而, 该方法对于客户机和宿主机的虚拟地址空间大小有严格限制. BTMMU[90]通过扩展内存单元部件, 在内核模块中增加影子页表来实现内存地址翻译, 具有通用性. LAT[91]采用硬件支持的方式实现客户机虚地址到宿主机实地址的直接代换, 彻底消除软件模拟虚实地址转换引发的性能开销问题.
3.2 原子操作时序维护原子操作保证了资源访问的互斥性和访问时序. 翻译多节拍原子操作时, 需要维持其原来的时序和语义特性. 然而, 基于软件模拟的指令翻译方式很容易破坏原子操作的原有逻辑时序, 引发正确性问题.
原子操作翻译过程中首先面临的一个挑战是原子指令的等价翻译. 例如x86平台有将近20条原子指令, 如inc、xadd原子操作以及cmpxchg比较并交换(compare and swap, CAS)指令, 而MIPS、ARM、Alpha等平台并没有CAS指令, 其对应的是链接加载(load linked, LL)和条件存储(store conditional, SC)指令组成的LL/SC指令对. 对于CAS原子指令的翻译有两种常用的翻译方法: (1)将源程序中所有的内存写操作转为原子写, 以保证访问内存数据的一致性. 但是这种做法对性能影响大. (2)维持源程序逻辑, 利用CAS和LL/SC指令对进行功能的等价模拟. Kristien等人[92]研究发现QEMU和ARCSim[93]在利用CAS模拟LL/SC指令时存在正确性问题, 为了保证从LL/SC到CAS翻译的正确性, 提出利用软件模拟页翻译缓存更新和失效机制. Natarajan等人[94]提出基于内存事务解决多线程应用之间的数据竞争问题, 将元数据访问封装在一个事务性原子块内完成, 保证了多线程中锁指令翻译的正确性和性能. 此外, 基于CAS模拟LL/SC指令还可能会引发ABA问题[95]. 针对ABA问题, Rigo等人[96]提出利用Helper函数软件模拟实现LL/SC锁指令翻译. Jiang等人[97]提出无锁队列引用计数的内存保护方法, 只有内存引用节点计数值为0时才允许访问该内存. Cota等人[15]提出通过位图维护Cache行和哈希完整地址行检查来避免数据竞争并保证数据访问的原子性. Zhao等人[98]利用插桩的方式维护一个非阻塞哈希表来记录更新内存, 保证了锁变量地址与被访问内存地址的一致性.
原子操作翻译过程中还可能会引发锁地址非对齐问题, 例如x86平台支持多种地址非对齐的原子操作, 而MIPS、ARM、Alpha等平台要求LL/SC指令满足32位地址对齐. 对于x86非对齐指令的翻译通常要求先将访存地址对齐, 但在不同位宽的原子指令翻译时依旧可能会引发错误. 图7是16位非对齐指令的访存场景, 假设起始地址满足32位对齐, 其中(1)和(3)是16位地址对齐, (2)和(4)是非16位地址对齐. 在该场景下, 用32位对齐原子指令模拟16位非对齐原子指令, 此时(1)(2)(3)可以被同一个32位访存指令访问覆盖, 而(4)横跨两个32位内存地址, 翻译可能出错. 针对该问题, Jiang等人[97]利用LL/SC指令对模拟CAS指令, 采用多内存地址比较交换方法解决锁地址非对齐可能引发的错误, 但是该方法基于软件模拟CAS指令, 可能会引发大量的冗余判断.
|
图 7 32位对齐指令模拟翻译16位非对齐指令 |
3.3 异常和中断处理
代码块执行时遇到异常或者中断, 其需要调用回退机制实现源程序状态的精准还原, 确保逻辑正确. 二进制翻译为了实现回退机制, 需要加入额外的保存、恢复机器状态的代码. IA-32 EL[3]采用还原点检测机制, 一旦发生异常便从最近的还原点恢复出精确的机器状态. Crusoe[4]采用硬件支持的影子寄存器保存精确状态. 然而, 回退机制是比较耗时的, 研究表明IA-32 EL做一次回退机制需要多达104个时钟周期. 此外, 考虑到中断是异步事件. QEMU使用主动处理中断的策略在生成翻译代码阶段插入中断检查代码, 避免回退机制产生的开销. Captive[9]使用硬件虚拟化在客户模式下运行一个完整的翻译系统. 它的外部中断通过中断控制器传播到客户机系统, 并在中断处理程序中设置中断挂起标志. 之后, 在每个翻译块的末尾检查此标志, 如果设置了该标志, 则将其清除并执行相关的中断处理程序. 但事实上, 与执行翻译块相比, 中断发生的概率要低得多, 翻译器对大多数挂起的中断检查都是非必要的. Niu等人[99]利用信号和运行时二进制重写技术通知线程何时交付中断, 不再重复检查挂起的中断, 该方法在实现中断异常检测的同时消除了不必要的开销.
3.4 内存一致性保证根据处理器对内存模型的支持情况可以分为3类: 顺序性内存模型(sequentially consistent, SC)、强内存模型(total store order, TSO)和弱内存模型(weak memory order, WMO). 表4列出了主流处理器架构在硬件层面对并发程序中数据访问顺序一致性的保证情况. 可以看出不同处理器硬件对内存模型支持存在很大差异.
|
|
表 4 主流处理器硬件对并发程序中存储数据访问顺序一致性保证 |
表5给出了同一并发程序在TSO和WMO两种不同内存模型的处理器中执行的结果. 假设初始状态为A=0, B=0, 在场景1中, TSO模型不允许输出a=0, b=1, 而WMO模型允许. 在场景2中, TSO模型不允许输出a=0, b=0, 而WMO模型允许. 出现不同输出结果的原因是TSO模型通过硬件隐式保证访存的时序性, 而WMO模型的硬件并没有进行该操作, 代码执行时访问数据的顺序可以重排.
|
|
表 5 程序在TSO和WMO内存模型的执行结果 |
TSO模型通过硬件保证访存的先后顺序, 而WMO模型的硬件无法保证内存的访问顺序. 如果想要将TSO模型的应用迁移到WMO模型, 需要额外加入同步栅栏指令来避免指令发生重排序. 然而, 在二进制代码中无论是寻找待同步点还是添加栅栏指令均会带来较高的性能开销. 针对TSO-to-WMO并发程序的翻译, Natarajan等人[94]量化分析了插入同步栅栏指令和基于事务内存一致性处理两种方法带来的性能开销, 发现对于事务冲突较少且事务足够大的并发程序, 基于事务的内存一致性处理性能较好. 对于事务开销较高的并发程序, 插入内存同步栅栏指令的效果更好. 然而, 相比于使用单一方法, 两种方法混合使用效果更优.
栅栏指令的插入会显著影响程序执行效率, 选择合适的插入时机就变得极其重要. Chakraborty等人[100]提出强化弱内存模型变换的鲁棒性, 当发现违反鲁棒性时再插入适当的内存栅栏指令. 文献[101]在Coq工具上设计公理化的宽松内存模型实现内存读写操作的局部重排序, 完成从SC内存模型向WMO内存模型的变换. Lustig等人[102]提出内存一致性框架ArMOR, 构建内存顺序约束表以确定load→load、load→store、store→load以及store→store是否需要保序, 辅助指导翻译程序动态的注入栅栏同步指令. Cota等人[15]证明了插入内存栅栏指令对保证多核程序访存顺序的有效性. Rocha 等人[41]提出的Lasagne通过构建语句一致性和访存原子约束条件来保证程序全局访问的内存顺序, 扩展LLVM IR并发原语确定内存栅栏指令的插入位置, 实现由强到弱内存模型翻译的LIMM (LLVM IR memory model)并发模型, 之后基于LIMM模型实现从x86平台到LLVM IR再到ARM平台的转换. Lasagne很好解决了静态翻译在不同内存模型的硬件平台之间正确翻译并发程序难题. QEMU引入多线程MTTCG (multi-threaded TCG)来支持不同内存一致性模型并发程序的翻译. 最近, Gouicem等人[61]研究发现QEMU对并发程序的翻译存在多个翻译错误, 对此, Gouicem等人提出了名为Risotto的并发程序翻译方法. Risotto形式化了基于TCG IR中间表示的内存模型转换过程, 并使用被形式化的TCG IR实现强内存模型到弱内存模型的内存映射. Risotto很好解决了QEMU在不同内存模型的硬件平台之间正确翻译并发程序的难题.
3.5 代码挖掘与代码挖掘相关的两个问题包括代码自修改和自生成. 代码自修改在Adobe Premiere、Doom以及嵌入式应用中较为常见, 代码自生成则随着JavaScript、PHP、C#等脚本语言的流行变得更加普遍[103]. 为了保证缓存代码的及时更新, 当发生代码自修改和代码自生成时, 二进制翻译需要满足: (1)及时发现被修改代码块. (2)重新翻译被修改代码并更新缓存. 目前, 静态翻译无法预知代码自修改和自生成, 动态翻译虽然能够及时发现变化的代码, 但是在代码块的发现和缓存更新方面开销较大.
在修改代码块的发现上, 动态翻译主要是基于信号探测和代码注释的方法实现. QEMU采用mprotect方法将所有代码设置为不可写, 通过监测SIGSEGV异常来发现自修改情况. Strata[104]基于内存读写保护和信号探测来发现自修改行为. Liu等人[105]通过比较源代码和备份源代码的异同, 进而确定代码是否被修改. Hawkins等人[103]基于代码注释的方式来发现自生成的代码区域; 当代码发生变化时, Transmeta CMS[4]、DAISY[6]、QEMU等丢弃所有受影响的缓存代码, 开展重新翻译. 这种做法可能会导致大量未修改代码被淘汰和重复翻译. 文献[105]设计精确化自修改代码更新机制, 如果修改后的基本块小于原基本块, 则直接使用修改后的基本块替换原基本块. 如果修改后的基本块大于原基本块, 则为修改后的基本块新开辟代码空间. Wang等人[106]提出最大化复用基本块代码, 发生页故障时, 启动代码备份机制保存该页代码到新开辟的一个代码空间, 然后逐项比较被修改源代码块与备份块, 仅在实际修改源代码块时才会重新翻译代码块.
冯·诺伊曼结构的机器中代码和数据以相同形式表示, 重定位、指令跳转、空指令填充等特征导致代码边界模糊, 难以区分代码段和数据段. 静态翻译自身的局限性导致其在自修改代码的发现上存在很大挑战. 最常用的代码发现方法是从可执行文件的执行入口处逐条解码挖掘文件中的可执行指令, 但是间接转移这类指令的存在增加了静态翻译中代码发现的难度. Cifuentes等人[107]提出基于分割和表达式替换方法恢复跳转表目标地址的技术, 改善了静态翻译对代码发现不足的问题. Chen等人[108]提出采用多轮线性扫描的方法明确代码边界, 精确区分数据段和代码段的自修改情况. 但是在发生自修改之后需要对缓存代码及时更新, 这对于静态翻译来说依旧是个难题.
3.6 功能等价性研究二进制翻译过程是软件功能在新平台环境的再实现, 翻译过程以源程序逻辑等价性为前提. 逻辑的等价性包括翻译前后程序行为的一致性、性能表现的等效性等. 然而, 逻辑等价性验证面临着大量挑战: (1)二进制翻译技术的跨平台特性导致大量测试集依赖于处理器架构[109], 不同平台之间的回归测试集难以直接复用[110]. (2)二进制翻译系统对自身的代码改动极其敏感, 开发过程中需要频繁的引入测试. 然而, 当前业界普遍采用SPEC2006、SPEC2017、LTP等大型测试集进行测试, 测试过程十分耗时[111]. (3)二进制翻译系统的功能设计复杂, 测试过程中很难保证对于功能点的全覆盖. 研究发现即使采用大型测试集进行测试, 依旧有30%的二进制翻译系统代码功能点无法被覆盖[112]. (4)等价性测试主要是基于特定测试集的白盒与黑盒测试, 而要验证翻译程序的功能等价性是极具困难的. 我们将二进制翻译的功能等价性研究归纳为软件测试和验证研究.
在软件测试研究中, 为了提高翻译代码功能点的覆盖率, Guo等人[112]提出基于翻译平台指令和操作数随机生成测试用例的方法, 有效提升了测试代码覆盖率. Zhi等人[110]提出基于LLVM IR中间表示变换将程序统一转换为x86平台二进制代码, 进而复用x86现有的程序测试工具, 弥补了其他目标平台测试工具匮乏的不足. Wu等人[113]提出基于PerfDBT构建小型回归测试集, 运行分析已有测试集的基本块, 将热路径代码规模缩减后形成新的基准回归测试集, 有效提升了已有回归测试集的使用效率. Wu等人[111]提出了FADATest框架, 首先利用动态二进制翻译执行已有标准测试集程序并捕获测试程序运行特征信息, 然后基于此特征信息生成新的测试代码, 用以模拟原始基准程序行为. FADATest弥补了PerfDBT[113]测试集在跨平台和多线程应用方面支持的不足缺陷. 此外, Wagstaff等人[114]提出支持跨平台全系统模拟的基准测试SimBench, 支持全系统翻译中的性能评估、中断和异常处理、内存访问、I/O以及其他性能敏感的代码测试.
在验证研究中, Kim等人[115]基于符号执行方法将多个不同版本的代码全部提升至IR, 通过比较IR语义差异, 找出代码翻译过程中可能存在的错误, 但是该方法不支持浮点运算指令的语义等价性验证. Chen等人[116]同时执行翻译前和翻译后的代码, 逐个对比二者的执行过程状态变化和内存操作行为, 以确定翻译前后代码语义的等价性. Koltunov等人[117]以同一份代码在不同平台上的运行行为一致为前提, 将C语言代码编译后分别在目标平台和QEMU上模拟运行, 通过比较两个版本的代码控制流和运行输出来检测TCG IR的语义正确性. Dasgupta等人[118]使用符号执行和定理证明方法验证单条指令翻译前后的等价性, 然后基于经过验证的指令形成参考标准语义. 最后基于图同构检查方法验证翻译后的代码与参考标准语义的等价性. 傅立国等人[119]通过形式化验证方法构建能够涵盖动态二进制翻译和静态二进制翻译的统一抽象模型, 为二进制翻译的功能扩展和性能提升研究提供了理论支撑, 但其并未就该抽象模型对具体的二进制翻译器进行实践证明.
此外, 针对二进制翻译过程对应用程序原有安全防护功能的影响, Chen等人[120]逐项分析二进制翻译对缓冲区溢出防护、恶意代码攻击检测、系统调用防护、防止逆向和安全断言检查功能的影响, 总结如表6所示. 研究发现, 对于软件静态防护、加载时防护以及由软件自身发起的运行时防护措施, 原有安全功能不受二进制翻译过程影响, 而依赖第三方应用的安全防护以及二进制翻译系统无法识别的安全防护在翻译过程中会被禁用或失效.
|
|
表 6 二进制翻译对软件安全防护措施功能影响 |
3.7 翻译效率提升
翻译效率是度量二进制翻译系统性能优劣最常用的指标[12,17,37]. 翻译效率越高, 则表明二进制翻译系统越优秀. 因此, 翻译效率的提升是业界持续关注的热点问题. 当前成熟的二进制翻译系统在翻译效率上取得了显著提升, 例如, 基于SPEC2006测试集测试, ExaGear实现x86-to-ARM64的平均翻译效率达82%[12]; Tango实现ARM32-to-ARM64的平均翻译效率达80%[37]; Rosetta 2实现x86-64-to-ARM64的平均翻译效率超过75%[5]; LAT实现x86-to-LoongArch的平均翻译效率超过65%[17].
本文将二进制翻译效率计算公式定义如下:
| $ 翻译效率=\frac{本地原生代码执行时间}{基于二进制翻译执行时间}\times 100{\text{%}} $ | (1) |
其中, 本地原生代码执行是指在目标平台上直接运行原生编译的二进制代码; 基于二进制翻译执行是指在目标平台上利用二进制翻译技术模拟执行源程序的过程, 涉及开销包括指令翻译、运行时维护和目标代码执行这3部分. 其中, 翻译开销包括对指令的翻译、程序状态模拟、运行环境准备等开销. 运行时开销包括控制流切换、缓存代码查找、跳转目标地址计算等开销. 目标代码执行开销与本地原生代码执行类似. 理想情况下, 目标代码执行越接近本地原生代码执行效果, 表示翻译生成的代码质量越高.
然而, 提升翻译效率并非易事, 主要原因有: (1)二进制翻译系统自身在指令翻译、代码优化中引发了大量开销. (2)不同硬件平台存在差异, 为实现指令等价翻译和机器状态正确模拟, 二进制翻译时会引入大量冗余操作. (3)基于虚拟环境模拟的方法, 二进制翻译涉及缓存代码管理、分支跳转地址计算、控制流切换等运行时开销. (4)翻译过程需精准维护源程序逻辑, 目标平台处理器硬件资源的利用会受到源程序特征的影响. 如目标平台在多核资源的利用上不能改变源程序设置的最大处理器核数.
为了提升翻译效率, 当前已有大量优化研究工作. 例如降低翻译开销的动静结合[55,133,134]、多线程优化[15,36,62]; 减少运行时维护开销的分支查找优化[23,27,135]、热路径生成[20,136,137]; 提升目标代码生成质量的中间代码优化[137,138]、指令并行化[135,139−141]、寄存器映射[53,82,135,142,143]; 缩小源平台和目标平台体系结构差异的软硬协同设计[10,144]高级优化. 相关优化工作将在第4节做进一步介绍.
3.8 小 结本节梳理了当前二进制翻译技术面临的核心关键问题, 包括存储单元模拟、原子指令时序特征维护、异常和中断处理、内存一致性保证、代码挖掘、等价性验证、翻译效率提升等. 此外, 全系统翻译还需要完成系统指令和特权级的正确模拟, 但是该部分隶属于虚拟化技术范畴, 本文不做重点讨论.
总结发现, 当前研究针对关键问题成果显著, 均提供了行之有效的解决策略. 但是已有研究主要聚焦于特定架构或应用场景暴露出来的问题, 一些潜在的研究方向仍有待进一步探索, 例如基于形式化证明二进制翻译的功能等价性等.
4 二进制翻译技术性能优化翻译效率的高低作为制约二进制翻译技术发展的关键因素, 直接决定着二进制翻译系统的实用性. 然而, 基于虚拟环境模拟的二进制翻译技术的本质决定了其在翻译效率上很难达到本地原生运行效果. 为保证不同平台之间软件的平滑迁移和运行, 持续开展二进制翻译的性能优化始终是业界的研究热点.
4.1 翻译开销优化一款好的二进制翻译系统应该既能精确模拟程序行为, 又能生成接近或者超过本地原生编译质量的目标代码, 同时还要避免翻译系统自身带来的性能开销.
4.1.1 动静结合翻译优化静态翻译效率较高, 但在间接跳转、代码自修改、代码自生成等情况处理上存在不足, 在实际应用时受到诸多限制. 动态翻译虽然能够解决静态翻译存在的不足, 在实际应用中适用性更强, 但是有着翻译开销大和代码优化不充分等不足, 翻译效率较低. 将静态翻译和动态翻译相结合的动静结合翻译, 既准确获取程序的运行时信息保证翻译的完整性, 又可以降低翻译开销. 动静结合的设计方法已被成熟的翻译系统普遍使用. 总结起来, 动静结合的翻译方法有静态为主动态为辅和动态为主静态为辅两种形式.
静态为主动态为辅是以静态翻译框架为主体, 结合动态翻译器提供的运行时信息, 解决了静态翻译对程序运行时信息无法获知的难题, 又有效避免了翻译开销的引入. Rosetta 2[5]引入AOT和JIT技术实现动静结合翻译, 预先翻译对性能潜在影响较大的代码, 并将预先翻译代码以映像文件的形式写入存储空间. 对于参数未知或者需要运行时解析的场景, 则使用JIT实时翻译执行. Shen等人[134]利用静态翻译尽可能提前翻译应用程序, 然后在执行预先翻译代码时, 如果遇到间接跳转等不确定情况再调用动态翻译进行补充翻译. 实验表明该方法相比完全使用动态翻译性能平均提升8倍. 文献[145]提出基于LLVM IR的Rabbit动静结合翻译框架, 相比文献[134]在静态翻译的分支跳转方面有所突破. Rabbit基于解释执行非热点函数, 并缓存解释执行的指令信息供再次执行时复用. Sun等人[146]针对静态翻译中间接跳转无法提前获知的问题, 提出一种基于分支预测的动静结合二进制翻译框架BP-QEMU. BP-QEMU首先基于静态翻译预先翻译二进制程序, 在翻译过程中过滤分支跳转代码模块并进行跳转目标预测. 然后使用动态翻译处理静态翻译阶段未处理的翻译块, 并确认静态翻译预测的跳转目标地址的正确性. 相比于Rabbit, BP-QEMU利用静态翻译对代码预先翻译方面有更大的突破.
动态为主静态为辅是以动态翻译框架为主体, 利用静态翻译充分离线优化翻译后代码, 解决了动态翻译开销和性能优化开销大的难题. Hu等人[10]基于动态翻译基本块并采样分析热点函数, 对发现的热点函数调用超级块优化器进行离线优化. 类似地, MTCrossBit[36]将代码优化工作与翻译工作剥离, 在首次动态翻译时额外插入探测指令收集程序的运行时信息, 之后根据收集到的信息指导静态翻译完成离线优化. 为进一步减少运行时收集信息带来的开销, Guan等人[55]在MTCrossBit的基础上, 提出只收集跟踪执行路径上相邻边的执行信息, 大幅降低了执行信息的数据规模. 此外, Wang等人[147]提出对代码进行静态预翻译并完成深入优化, 将优化后的代码以动态库的形式提供给动态翻译调用. 动态翻译主要负责程序内存空间映射、程序状态更新以及共享库调用执行等任务. LLPEMU[34]采用了与文献[147]类似的方法, 引入多面体优化技术对静态翻译发现的程序循环体进行深度优化并提供给动态翻译调用.
4.1.2 多线程翻译优化动静结合的优化方法有效降低了代码翻译和优化开销, 但是其对于处理器的多核资源利用还不够. 为此, 有研究利用多线程技术优化翻译开销. 传统的二进制翻译系统采用单线程模式: 串行处理代码翻译和代码执行任务, 导致大量资源互相等待, 处理器资源利用率低下. 为了解决该问题, 一些研究工作提出充分利用多核处理器体系结构的并行优势, 将翻译和执行任务划分到不同线程, 尽可能地隐藏翻译过程带来的开销. 多线程翻译在任务划分上可以分为一对一翻译、一对多翻译以及主从翻译3种模式.
(1)一对一翻译模式
一对一翻译模式包含一个执行线程和一个翻译线程, 翻译线程和执行线程的并行化保证了在代码执行时可以同步进行代码翻译, 如图8(a)所示. 翻译线程负责对源程序进行翻译, 包括常规翻译和预测翻译. 常规翻译负责对执行过程中未被翻译的源程序进行翻译, 预测翻译则对可能被执行的目标代码进行预测翻译. 执行线程负责执行翻译后的目标代码. 相比于单线程翻译, 一对一的多线程翻译模式提高了二进制翻译的并行度, 但是也存在一些缺陷: 当执行线程提出翻译请求时, 预测翻译无法同时进行, 此时就退化成了单线程模式. 此外, 单个基本块的翻译时间可能比执行时间长, 当翻译线程处于预测翻译时, 执行线程发出的新的翻译请求无法被及时响应, 严重影响整体翻译效率. 多线程Strata[22]采用了一对一翻译模式.
|
图 8 二进制翻译中多线程翻译模式 |
(2)一对多翻译模式
相比一对一翻译模式, 一对多翻译模式支持动态扩充翻译线程数量[20], 如图8(b)所示. 为了充分提升线程的并行处理能力, Ma等人[148]提出创建翻译线程、超级块线程、性能剖析线程以及执行线程的多线程翻译系统, 通过高效的利用多核资源提升系统的整体性能. HQEMU[20]将QEMU TCG翻译器和LLVM优化器分别运行在不同线程上, 根据优化任务量动态的调整优化器线程数量. Liu等人[149]基于离线采样策略构建CFG实现预测翻译, 以流水线的方式运行前端到IR提升、IR到后端翻译和代码执行. Engelke等人[38]构建了客户端+服务端的多进程翻译框架, 根据任务需求创建多线程, 有效地解决了翻译请求无法及时响应的问题. 类似地, ExaGear[12]采用了两级翻译模式, 一级进程负责快速翻译, 二级优化进程则对热点代码进行深层次并行优化, 最终将优化后代码重新注入到代码池供后续程序执行使用. 一对多翻译模式解决了一对一翻译模式并发度低和响应翻译请求不及时的缺陷, 可以在同一时间响应多个翻译任务. 但是当所有线程均在执行预测翻译时, 一对多翻译模式也面临着无法及时响应执行线程发出的翻译请求的可能性.
(3)主从翻译模式
一对一翻译模式和一对多翻译模式将源程序的代码翻译与执行过程完全分离, 翻译线程和执行线程无优先级区分, 可能存在线程之间任务请求无法及时响应的问题. 基于主从结构的多线程翻译模式解决了该问题. 主从翻译模式将线程分为主线程和从线程两种类型, 主线程负责常规翻译和目标代码执行, 从线程负责对未翻译的代码进行预测翻译, 执行流程如图8(c)所示. 在任务分派时, 首先将待翻译任务加入循环队列, 从线程在队列中领取翻译任务执行预测翻译. 在目标代码执行时发出的翻译请求则由主线程以最快的响应速度直接翻译. 主线程和从线程分别维护各自的代码缓存, 并且主线程可以访问所有从线程的缓存. MT-BTRIMER[150]是典型的主从模式多线程翻译器, MT-BTRIMER在翻译效率上优于单线程模式, 为二进制翻译器在多线程性能优化方面提供了一个高效灵活的框架.
4.2 运行时优化动态优化在程序运行时采集程序的运行信息, 作为进一步优化的依据. 动态优化可以进一步挖掘静态时无法发现的优化机会, 是程序性能优化的一种有效方法. 二进制翻译执行过程涉及分支跳转目标地址计算、缓存代码管理、程序状态信息维护等工作, 期间需要频繁的控制流切换和上下文保存恢复, 显著增加了运行时维护开销. 因此, 有必要开展相关优化工作来降低运行时开销.
4.2.1 热路径优化对大部分程序而言, 20%的代码占据了80%以上的运行时间[151], 充分优化频繁执行的热路径代码可以减少基本块之间的切换和代码块查找开销, 提高程序的整体性能. 其中热路径优化作为一项动态优化技术, 其可以减少基本块之间的切换和代码块查找开销. 运行时采样和代码插桩的方法是现阶段热路径发现的常用手段. 运行时采样通过CPU内置计数器、触发中断或者直接解释执行来完成, 例如Aries[2]、BOA[7]、Walkabout[47]、ARCSim[52]和Rv8[58]代码插桩通过在基本块和控制流边缘插入监控代码来识别程序热点, 例如IA-32EL[3]和HQEMU[20]基于此方法.
构建更大的代码块区域是热路径优化的一种有效手段, 该方法使得每个基本块执行结束后直接跳入后继基本块继续执行, 减少了寄存器保留恢复与控制流切换次数. 文献[152]借助处理器硬件收集程序执行信息, 并基于有向图构建来表示执行节点或边的频率, 丰富历史分支记录信息以构造高质量区域代码. 代码块的区域构建扩大了代码块区域, 暴露出更多的优化机会. HQEMU[20]将热路径代码的基本块组成Trace链, 并发送给LLVM优化器重新翻译优化, 引入Trace链合并后部分课题性能提升了71%. 文献[136]充分延长Trace链, 对代码块区域开展删除不常用代码、增加代码局部性、改进传统优化和增加推测等优化. Ispike[137]将执行频率高的基本块组成超级链以提高Cache利用率, 并且分离出函数中的热路径代码和冷执行代码, 减少控制流转换开销.
多线程中目标程序的代码块信息是线程私有的, 因此在线程共享机制下创建和保存Trace链是具有挑战性的工作. DynamoRIO[43]为保证线程同步, 当有线程开始创建Trace链时会同步设置标志来阻止其他线程重复创建Trace链, 同时还采用了线程私有的数据结构保存Trace链, 在安全点再保存到共享代码缓存中.
4.2.2 分支跳转优化分支跳转包括直接分支跳转和间接分支跳转两类. 直接分支跳转的目标地址唯一, 通过程序运行时地址回填等方法即可确定. 间接分支跳转的目标地址在程序执行时确定, 跳转目标地址不唯一. 对于间接分支跳转目标地址的确定, 通常是首先从缓冲区代码中进行查找, 如果查找失败则控制流切换到翻译器开展翻译. 此过程涉及频繁的控制流切换和翻译查找. 间接分支跳转目标地址的计算是影响二进制翻译效率的关键瓶颈[23,27,135].
间接分支跳转目标地址查找是确定源程序跳转地址和目标程序跳转地址关系映射的过程, 查找十分耗时. D’Antras等人[138]基于硬件辅助生成一个包含多case目标地址的分支跳转表, 通过目标地址反推理法获取间接分支跳转指令, 引入间接跳转优化后, 可以降低40%的运行时维护开销. 对于未涵盖的其余间接分支使用快速原子哈希表处理, 将每个哈希表条目的源和目标地址打包为64位指针并原子的从共享缓存中读写, 避免在分支查询时加入栏栅同步指令, 加速多线程翻译对间接跳转的同步效率. Shen等人[54]构建ARM-to-LLVM IR的地址映射表来加速间接分支跳转, 为了避免映射表过于庞大, 该方法只处理函数入口点、返回地址、函数指针地址以及虚函数这4种间接跳转. LAT[17]为每一个包含间接分支的基本块增加一个私有缓存以保存分支目标地址, 提高查找效率. Huang等人[153]在每个基本块的头部插入比较跳转指令, 将间接跳转目标地址预测转移到基本块内部完成.
为了降低间接分支跳转产生的控制流切换开销, Pin[32]使用间接分支链将所有间接分支指令关联起来, 将间接跳转转化为间接目标地址移动和预测目标地址的直接跳转. DynamoRIO[43]通过查找哈希表的方法将间接跳转连接起来. 相比于DynamoRIO, Pin采用的间接链接机制更加灵活和高效. 文献[154]在构建Trace时内联间接分支, 将间接跳转比较运算转移到Trace块内完成. Chen等人[155]将所有包含间接跳转操作的基本块合并成一个超级块并在超级块内完成分支跳转操作.
针对静态翻译无法确定间接分支跳转目标地址的难题, Kinder等人[156]提出基于数据流分析重构出近似完整的程序控制流图, 获取程序的分支跳转目标地址. 王军等人[157]提出在解析间接跳转指令时加入异常处理指令. 异常探测方法用于确定目标跳转地址并回填, 执行多轮探测直至完成所有目标地址的回填. 类似地, Di Federico等人[158]提出在静态翻译时预收集程序全局数据的基础上, 引入表达式跟踪与数据流范围分析来确定基本块边界, 从而确定跳转目的地址. 这些研究在静态翻译阶段确定间接分支跳转目标地址的问题上取得了重要突破.
4.2.3 代码缓存优化缓存已翻译代码可有效避免重复翻译, 代码缓存设计是当前二进制翻译系统的普遍做法[21,133,159,160]. 在二进制翻译执行过程中, 当不确定后续执行代码块时, 优先从缓存中查找, 如果未命中再切换到翻译器开展翻译. 对于缓存的查找也会带来额外的代码查找开销. Chen等人[133]改进了解释执行的代码处理方式, 对解释执行的代码进行缓存, 当程序再次执行时优先从缓存中查询, 提升了基于解释执行方法的翻译效率. 代码缓存方法降低了指令翻译效率, 但是也会带来额外的代码查找开销. QEMU采用“快速查找+慢速查找”的两级缓存查找方法, 优先基于快速查找从热路径代码组成的缓存空间中查找, 如未命中再切换到慢速查找对所有缓存进行遍历, 效率较低. Yue等人[21]改进了QEMU在两级缓存查找时采用的缓存置换策略, 以页为单位对缓存代码进行划分和热度标记, 减少了缓存替换颠簸. Pico[15]优化了QEMU中翻译块缓存和相关查找机制, 改进哈希函数并构建新的哈希表, 提升了缓存代码的查找效率.
对于运行时间短或者包含大量冷代码的程序来说, 代码缓存摊销翻译成本的效果十分有限. 对于无明显热路径代码的应用, 冷代码翻译与执行开销也是影响整个系统性能的关键[159]. Wang等人[159]研究发现在GUI应用中, 90%的翻译时间花费在冷代码处理上. 为了进一步提高冷代码翻译效率, Wang等人[160]提出持久性常驻缓存代码的方法, 允许相同或不同的应用程序在执行时复用同一份缓存代码, 进一步减少了翻译过程带来的开销.
此外, 对于多线程应用翻译, 存在缓存资源访问竞争和数据同步开销问题. 针对此问题, Hong等人[154]提出私有化每个执行线程的缓存表来避免数据访问竞争. 对于多线程中缓存同步策略的优化, COREMU[28]采用延迟失效策略解决多线程页失效的同步问题, 减少了多线程之间的数据同步开销.
4.3 代码生成优化翻译开销优化和运行时优化有效降低了二进制翻译器带来的开销. 然而, 翻译后代码作为本地重复执行的目标程序, 对其更深层次的优化可以进一步提升二进制翻译效率. 本文基于QEMU完成x86-to-SW64的翻译, 统计SPEC2006测试集执行时间, 发现目标代码执行时间占比达95%以上. 此外, Wang等人[160]研究发现对于计算密集型的应用程序, 二进制翻译过程大约有90%的时间开销花费在目标代码执行上, 由此可见生成高质量的目标代码对提升翻译效率至关重要. 然而, 源平台和目标平台之间在寄存器约定、存储单元、指令集功能等方面存在较大差异, 反映到目标代码上, 则存在访问内存频繁、代码膨胀率高、指令模拟低效等不足. 利用目标平台特性来改进目标代码生成质量, 从而缓解体系结构差异带来的低效翻译问题.
4.3.1 寄存器优化Ibrahim等人[161]统计Windows 7操作系统中指令对寄存器的访问需求, 发现超过75%的指令执行需要访问寄存器, 可见有效提升寄存器利用率可以提升二进制翻译效率. 在指令翻译时, 研究者致力研究各种寄存器单元镜像映射设置策略, 如表7给出了二进制翻译中常用寄存器镜像映射策略和各自的优劣势.
|
|
表 7 二进制翻译中常用的寄存器映射策略 |
寄存器映射方法有效缓解了访存压力, 然而, 源平台和目标平台的物理寄存器在数量、使用方法上存在较大差异, 很难有一种寄存器映射策略满足翻译系统的全部设计需求. 针对源平台寄存器数量多于目标平台的情况, 文献[135]提出将目标平台向量寄存器的低位与源平台寄存器进行映射, 缓解目标平台寄存器数量不足的问题. 此外, 一些研究者提出根据不同算法确定寄存器优先级, 以保证寄存器资源的利用率. 文献[162]对基本块内中间指令的寄存器需求次数进行排序, 优先为排序靠前的变量分配寄存器. 文献[53]和文献[82]对代码映射区域进行访存频率排序, 提出优先对引发高频率访存的代码区域执行寄存器映射, 保证了寄存器映射资源的利用率最大化. 文献[163]根据程序对不同寄存器的使用频率确定寄存器分配需求优先级, 并在寄存器分配过程中根据优先级动态的调整分配顺序. 此外, Fu等人[87]引入启发式寄存器匹配算法和用于性能上界估计的穷举搜索算法来指导寄存器的优先级, 选择最佳的寄存器映射配置.
除了在源平台与目标平台之间进行部分寄存器映射, 二进制翻译在生成目标代码时还涉及目标平台生成代码的物理寄存器分配. 一种优秀的寄存器映射策略应该尽可能地将程序变量保存在寄存器中, 减少对内存的访问. 为了提高二进制翻译中寄存器分配效率, 文献[142]在QEMU后端增加了线性扫描寄存器分配算法, 很好地权衡了目标平台的寄存器分配效果与分配效率之间的关系. 文延华等人[143]提出分段映射和特殊寄存器功能剪裁相结合的寄存器分配方法, 提升了寄存器使用的灵活性.
4.3.2 中间代码优化基于中间表示转换的指令翻译方法降低了翻译难度, 同时也引入了大量的冗余指令. 通过对中间表示开展优化, 可以有效降低代码膨胀率. 李男等人[18]提出基于模式匹配算法替换中间次优代码段. 文献[66]通过构建函数控制流与合并基本块, 为循环展开、构造跟踪和函数内联提供优化机会. 文献[164]将源平台内存地址空间映射到翻译器的同一地址空间, 减少了访存查询和地址代换的指令生成开销. 文献[56]挖掘目标平台指令之间的数据依赖关系, 基于数据依赖图优化算术运算、访存和函数调用等冗余指令. Wu等人[165]引入标志位指示来标识源平台寄存器的模拟方式, 减少二进制翻译过程中基于内存模拟的指令数量. 除了传统的优化算法外, 也有研究致力于将编译器优化技术应用于二进制翻译中. 文献[34]利用编译器的多面体优化来优化中间代码, 为自动向量化和热点卸载等优化方向提供了可能. 然而, 中间代码优化属于一种局部性优化策略, 总体来看, 在翻译效率提升上, 该优化很难有一个数量级的提升.
4.3.3 指令并行化随着多核处理器的普及与并行编程技术的发展, 利用二进制翻译技术发挥目标平台的硬件算力来提升数据并行性成为新的热点.
(1)向量指令翻译重组
向量指令强大的并行能力可以降低冗余指令获取、解码、数据依赖检查和结果写回等开销, 当前已在各类处理器中得到了广泛支持, 例如x86平台的SSE/AVX、ARM平台的NEON、PowerPC平台的AltiVec、SW64和MIPS平台的SIMD指令等. 向量指令在多媒体、2D/3D图像和游戏应用中广泛使用. Wu等人[135]统计了SPEC2017、Gedit、GoogleV8、Totem、VisualStudio等9款x86典型应用中的向量指令, 发现向量指令在总指令数的平均占比约为3.1%. 可见当前应用对向量指令的支持具有普遍性.
由于向量指令自身设计的复杂性, 二进制翻译对向量指令的翻译通常是采用低效的标量指令或者Helper函数模拟实现, 例如QEMU和HQEMU默认采用低效的Helper函数模拟向量指令, 导致翻译效率大打折扣. 文献[25]通过重写Helper函数和添加向量TCG IR来改进HQEMU对向量指令的翻译支持, 借助LLVM IR对向量指令的描述支持, 最终在目标平台生成更加高效的向量指令, 测试程序性能加速比可达2.03倍. 考虑到一些SIMD指令的语义翻译复杂性, 文献[11]优化了文献[25]中的方法, 提出混合使用向量TCG IR和Helper函数向量重写的翻译方法, 使得HQEMU对向量指令的翻译重组更加灵活. 针对结构体存取向量指令翻译效率较低的问题, Fu等人[87]提出基于连续向量访存加重组操作指令的翻译方法, 使用数据重组指令重组结构化数据元素, 实现从源平台到目标平台的向量指令生成.
针对翻译过程中源平台和目标平台的向量指令位宽不对称问题, Hallou等人[166]完成了x86同平台短向量向长向量的映射, 实现源程序的SSE指令到目标程序的AVX指令的翻译. Liu等人[139]提出了合并短向量指令来生成长向量指令的算法, 从而充分利用目标平台并行性并减少寄存器溢出. 然而, 源平台和目标平台对向量指令的位宽支持存在差异, 二进制翻译在对源程序进行循环控制剥离和向量宽度拓宽时可能会引发地址不对齐问题. 图9中S0–S10为一段向量指令, 其中S4–S10为一段可以向量化的循环指令. 二进制翻译在首次翻译执行S0–S10代码段时, 确定内层S4–S10可以向量化. 此时由于S0–S10执行时一并执行了内层S4–S10循环, 循环指令的内存起始地址被右移, 本来已经对齐的内存地址可能不再对齐. 文献[140]提出动态剥离循环代码, 当内存起始地址满足长字宽向量指令的对齐要求后再生成长向量指令, 该方法使用投票算法计算剥离计数, 确保尽可能多的长向量对齐. Hong等人[141]在文献[140]的基础上借鉴编译器制导标记方法计算程序内存引用依赖距离, 优化代码剥离过程中不必要的内存依赖分析.
|
图 9 向量翻译优化导致地址不对齐的场景 |
(2)标量指令并行化
大量遗留应用程序在最初编译构建时基于标量指令实现, 并未充分利用处理器并行性. 例如, 早期RISC-V处理器没有向量扩展指令支持, 无法向量化程序循环. 当支持向量单元的新RISC-V处理器推出时, 原来仅用标量实现的遗留二进制程序可以通过二进制翻译优化生成支持向量指令的代码. Nakamura等人[167]基于程序控制流和数据流信息构建依赖关系图, 挖掘指令数据并行性以生成向量指令, 实验表明该方法与编译器自动向量化的优化效果相近, 但该方法只支持简单数据流向量化. Lin等人[168]利用虚拟寄存器恢复标量循环关键信息, 实现循环内标量指令向量化, 该方法支持了单出口的内层循环场景向量化. Zhou等人[169]提出基于并行规则提取的指令向量化方法, 采用动静结合的方法匹配满足翻译规则的代码段, 实现遗留应用程序的并行化. Wu等人[135]对寄存器映射过程中使用向量寄存器低位的标量指令进行特征分析, 将满足向量化特征的标量指令直接翻译生成向量指令. Jingu等人[170]提出一种基于LLVM IR转换的串行程序自动并行优化方法, 提升二进制代码至LLVM IR, 识别出可并行代码并插入OpenMP接口, 实验表明该方法可以达到与使用源代码并行化同水平的加速效果.
4.3.4 特殊指令优化跨平台指令集的差异性是限制二进制翻译生成高效目标码的一个关键瓶颈, 对于体系结构差异性较大的特殊指令, 可以采用解释执行或者高级语言实现的函数模拟, 然而这种翻译方法的翻译效率差强人意.
不同平台的浮点和向量指令在精度处理、异常舍入等方面存在差异, 为了能精确模拟浮点结果, QEMU采用高级语言实现的Helper函数模拟, 并未考虑目标平台硬件特性, 翻译效率较低. Shi等人[26]提出了充分利用目标平台硬件浮点特性来简化浮点Helper函数模拟机制, 减少了不必要的边界判断, 但该方法对浮点异常处理不足. Cota等人[171]提出浮点运算部分采用硬件浮点指令实现, 异常处理部分则调用Helper函数模拟实现. 该方法既保证了二进制翻译对浮点指令模拟的正确性, 又充分利用了目标平台硬件特性. 针对Helper函数引发的函数调用开销问题, Wang等人[27]提出将Helper函数全部内联到翻译代码中, 减少不必要的函数调用和上下文切换开销. Guo等人[172]提出将浮点指令全部转换成LLVM IR表示, 不再依赖Helper函数, 然后利用LLVM编译器实现目标平台硬件支持的浮点指令生成.
对于携带标志位指令的模拟是影响二进制翻译性能的又一个关键瓶颈. x86和ARM等架构采用专用标志位处理条件转移指令, 并基于标志位实时反映处理器运行时的各种状态和运行结果. 而MIPS、RISC-V、Alpha等并没有标志位寄存器, 翻译时采用软件模拟标志位运算. 标志位的模拟不仅要完成标志寄存器逻辑功能, 还要实时更新标志位的状态, 引入了大量的内存访问和额外计算开销. 文献[86]统计发现模拟一条ARM条件转移指令平均需要多达 16 条 RISC-V 指令模拟. 为了提高标志位的翻译效率并减少非必要的计算量, QEMU[13]、FX!32[1]、Harmonia[53]等引入了延迟计算技术, 将标志位的计算向后拖延到执行阶段. 延迟计算有效地减少了代码计算量, 但是部分标志位的定值并不会被后续指令使用, 此外, 标志位状态信息的存储也引入了额外开销. 为了进一步降低状态标志位模拟开销, 文献[173]提出标志位的模式化翻译方法, 翻译时挖掘标志位定值与引用之间的语义关系, 选择目标平台上具有相同语义功能的指令组合翻译标志位. 文献[86]采用软硬协同的方式, 实现源平台与目标平台标志位寄存器的一对一映射, 在不修改目标ISA和编程模型的前提下实现了标志位的设置和引用操作. Li等人[86]扩展目标平台 ISA中算术指令条件位的硬件功能和翻译器对应的IR表示, 实现源平台与目标平台标志位寄存器的一对一映射.
不失一般性, 不同平台对基础函数库的接口设计是一致的. 因此, 将基础函数库的翻译直接转换为调用目标平台的本地函数库可以避免大量翻译工作. Tan等人[174]提出在翻译阶段结合可执行文件符号表和链接信息表, 将常用库函数翻译转换为本地库函数调用, 实验表明对于部分测试课题的性能加速比达20.9倍. 但其只实现了部分基础库函数的本地化调用. 类似地, Box86/64[60]采用更加全面的函数库本地化, 将系统中常用的库函数全部实现了封装和本地化调用. 函数库本地化在大量成熟的翻译系统设计中被广泛使用, 如Instrew[14,38]和FEX-Emu[39]均采用了函数库本地化设计思想. 然而, 在函数库本地化时涉及对被替换函数的符号解析和查询匹配, 减弱了库函数本地化的优化效果. 傅立国等人[175]提出将函数库查询信息做静态预处理, 并使用散列函数优化查询过程, 降低了库函数处理的查询开销.
除了上述优化, 研究发现在构建二进制翻译系统时, 其依赖的基础编译器优化能力也会影响翻译代码生成质量. 本文基于GCC编译器分别在命令行选项“-O0”和“-O2”下构建QEMU, 然后分别利用构建生成的QEMU完成x86-64-to-ARM64的二进制翻译, 测试集选用SPEC2006和Windows 7二进制应用. 表8列出了基于“-O2”选项相比“-O0”选项构建的QEMU翻译器的翻译效率加速比, 测试结果表明采用更优的编译优化选项(-O2)会显著影响二进制翻译效率. 据我们调研所知, 目前针对此部分的研究较少.
|
|
表 8 QEMU基于“-O0”和“-O2”选项构建时翻译性能加速比 |
4.4 软硬协同优化
采用软件模拟的二进制翻译方法较好屏蔽了硬件差异, 保证了源程序语义逻辑的正确翻译. 但是软件模拟的指令执行速度要比硬件直接支持慢很多, 甚至存在数量级上的差异[17]. 为了减少硬件之间的差异, 有大量研究提出在目标平台硬件上直接支持翻译所需要的部件, 实现软硬协同的二进制翻译加速是近年来较为流行的设计方法. 根据与处理器的耦合度不同, 软硬协同优化分为异构协同加速和处理器协同支持.
4.4.1 异构协同加速异构协同加速通过引入异构加速部件来弥补处理器翻译或运行时开销大的不足. 基于FPGA、CGRA和GPU等异构设备实现不同ISA应用程序二进制翻译协同加速的方法已被业界广泛使用. 协处理器与主处理器协同工作, 减少了主处理器流水线中的空洞. 针对标志寄存器低效模拟问题, Yao等人[144]基于FPGA增加硬件寄存器, 加速对x86状态标志位的模拟. 针对跨平台指令差异导致的代码质量差问题, Chai等人[176]利用FPGA进行灵活的硬件指令动态可重构设计, 实现不同类型指令流的硬件协同支持. Wirsch等人[177]提出将二进制翻译过程中的热路径代码映射到CGRA开展并行加速. 类似地, 文献[178]提出CGRA和ARM NEON混合使用的加速翻译模型, 硬件协同支持指令级并行和数据级并行. 此外, GPU强大的计算能力也为二进制翻译加速提供了硬件支撑. Dong等人[73]基于GPU进行软硬协同二进制翻译技术的尝试, 提出将无数据依赖的可并行代码派发至GPU运行, 对于GPU上无法运行的代码再在CPU上利用二进制翻译执行.
4.4.2 处理器协同支持异构协同加速的方法类似于一种即插即用的硬件加速, 其在灵活性上表现较好, 可以根据性能瓶颈点进行针对性协同加速. 但是异构加速部件与CPU处理器之间的数据通信会产生可观的延迟开销, 导致翻译效果大打折扣. 为了进一步提升硬件加速效果, 有研究提出在目标平台硬件上直接支持二进制翻译所需的翻译部件. 针对源平台和目标平台体系结构差异大的问题, LoongArch在原有龙芯指令系统基础上增加了MIPS不具备但x86和ARM具备的核心功能, 在指令功能、运行时环境、核心态功能等方面实现处理器的硬件扩展[17]. 测试Linux 操作系统启动时间, 结果表明基于软硬协同加速后龙芯二进制翻译器性能提升了21 倍, 翻译效率达到79.8%[91]. 为了高效保证内存一致性, Rosetta 2[179]在ARM硬件上支持了x86的强内存模型, 当翻译x86代码时会自动切换到强内存模型, 而运行ARM程序时再切回到其原生内存模型, 硬件支持的内存模型有效降低了并发程序翻译时内存模型变换带来的开销.
嵌入式和移动互联网的发展促进了不同类型市场的应用之间数据融合, 这种市场融合加速了RISC和CISC架构之间应用的转换与翻译[58,59,145]. 针对RISC向CISC架构翻译时面临的状态标志位功能不对等问题, Harmonia[53]采用MOVBE硬件指令加速状态标志位计算. 文献[24]面向申威平台引入标志位计算、浮点运算、多媒体等指令的硬件协同设计, 提升了从x86到申威平台指令翻译的代码质量.
此外, 有研究利用硬件加速提升程序的并行度. Transmeta[4]利用Crusoe处理器的VLIW指令特性, 重组翻译后的二进制代码以实现同步执行. Crusoe增加了特殊的硬件功能来检测同一个地址的“读-写-读”冲突, 支持对访存指令进行激进式的代码调度. 文献[180]引入硬件加速部件实现指令翻译和调度的充分加速. 文献[66]在文献[180]的基础上实现RISC-V-to-VLIW, 增加双VLIW核心进一步提升翻译效率. 文献[181]在文献[66]的基础上增加访存队列和掩码模块, 支持在VLIW中指令乱序执行.
4.5 小 结本节分别从翻译开销优化、运行时优化、代码生成优化和软硬协同优化等角度分析了二进制翻译常见优化方法. 总结发现, 翻译开销优化可以有效卸载翻译器自身在翻译和优化时所带来的性能开销, 是当前业界普遍采用的优化手段. 如ExaGear[12]、Rosetta 2[5]、Tango[37]等均采用了相关优化; 运行时优化借助动态优化技术, 对于提升动态翻译效率效果显著. 然而, 由于静态翻译在运行时信息获取和分支跳转计算等方面存在不足, 实施相关优化具有局限性; 代码生成优化有效利用目标平台特性来提升翻译后代码生成质量, 改进了部分指令低效模拟的不足. 源平台和目标平台体系结构上的差异是限制二进制翻译效率提升的根本原因, 无论采用何种软件优化手段, 基于软件模拟的CPU指令执行相比硬件直接执行在翻译效率上依旧存在较大差距. 软硬协同的二进制翻译优化作为提升二进制翻译效率的最有效手段, 被广泛关注. 不足的是, 软硬协同的优化方法需要修改处理器硬件, 在设计灵活性方面存在较高的门槛.
5 二进制翻译技术应用领域二进制翻译技术的研究动力归结于其蕴含的潜在商业价值和市场需求. 目前, 二进制翻译在程序分析与优化、软件迁移、安全研究等众多场景中均发挥着重要作用. 本节对二进制翻译技术的具体应用场景进行介绍.
5.1 软件迁移软件迁移通过相关技术手段将已有的软件从一个平台迁移到另外一个新的平台上. 将旧体系结构平台遗留软件直接迁移到新体系结构平台是二进制翻译最主要的应用场景. 在历史上, Alpha[1]、Tansmeta[4]、HP[2]、Apple[5]、Intel[40]等均采用此方法协助推出新架构, 当前市场上也活跃着一大批实践案例.
微软为了实现向后兼容, 在Windows 64位操作系统上推出使用WOW64[182]模拟器. WOW64模拟器使得大多数Windows 32位应用程序无需修改即可在 Windows 64位版本上运行. 为了在ARM平台支持Windows系统, 微软与高通联合推出了Win10 ARM完整版, 基于二进制翻译技术将Windows/x86软件生态直接移植到高通的ARM64平台上运行[183], 保证了Windows/ARM笔记本用户可以享受到更广泛的软件选择, 提升了ARM设备的兼容性和可用性. 苹果公司利用Rosetta 2[5]翻译器在Apple Silicon M1上高效运行x86-64指令集的二进制代码, 实现了终端与个人PC从x86-64到ARM架构上的生态融合. 华为利用ExaGear[12]实现x86 (32/64位)或ARM32平台应用到ARM64平台的迁移, 极大拓展了鲲鹏服务器的软件生态圈. 开源FEX-Emu[39]实现了Speedy x86/x86-64游戏在AArch64平台运行. 龙芯中科推出LAT[17]系列二进制翻译器实现x86、ARM、MIPS等指令系统的二进制应用在LoongArch兼容运行, 有效弥补了其软件生态的不足. 此外, LoongArch结合LAT和Wine[184], 实现在Linux/LoongArch上运行Windows/x86的应用程序, 并完成大批Linux老旧打印机等办公设备利旧.
目前, Android/ARM的强大应用市场催生了大量的Android模拟器. Houdini[40]实现了Android/ARM应用在英特尔处理器上高效翻译运行. Dolphin[185]支持模拟GameCube/Wii游戏在Android上运行. DAOW模拟器[59]实现Windows PC上高效运行大型3D Android游戏, 并有效解决了完全虚拟化带来的性能开销问题. 谷歌推出的Android 11模拟器[186]支持ARM应用在x86平台的台式机、笔记本、服务器以及云环境上高效运行. 英特尔与腾讯携手推出应用宝, 通过Bridge技术[187]和Celadon技术[188]联合驱动, 实现个人PC和移动应用之间的体验打通, 进一步促进了Android与Windows的生态融合.
5.2 程序分析与优化传统静态编译器在编译阶段难以对程序进行全局分析, 无法准确预测程序的实际执行行为. 此外, 对于使用动态加载、共享库和运行时绑定技术的程序来说, 编译器静态分析优化的优势较弱. 相反, 动态二进制翻译技术可以利用代码全局信息开展优化, 弥补了传统编译器在此方面的不足. 二进制翻译利用LTO (link time optimization)、PGO (profile-guarded optimizations)等技术实现代码内联、反馈优化、死代码删除等优化操作. Paulino等人[189]研究发现, 对于经过GCC和LLVM等编译器高度优化后的程序, 继续施加二进制分析与优化, 依旧可以实现10%以上的性能加速效果.
近年来, 一些研究者致力于利用二进制翻译技术进行程序分析与优化, 并产生了大量的研究成果. Luk等人[137]提出基于采样的优化工具Ispike, 通过将二进制程序运行时的信息反馈给优化器对程序进行优化, 降低了指令和数据的访存延迟. Panchenko等人[190]提出用于数据中心及其他领域的实用二进制优化器BOLT, 其建立在LLVM编译器基础架构之上, 利用基于采样的运行时信息对二进制文件进行链接后优化, 最终实现代码优化布局与重写. 谷歌提出的Propeller技术[191]对二进制程序对应的IR进行分析与优化, 并基于运行时信息对程序进行基本块重排、函数划分、函数重排, 可以达到与BOLT优化器相近的优化效果. Propeller与BOLT的主要区别在于: (1) BOLT属于链接后优化, Propeller则是链接时优化. (2) BOLT的输入是二进制和运行时信息, 而Propeller的输入是缓存的IR中间表示文件和运行时信息. 邹伟等人[192]基于IR对嵌入式全系统软件进行动态二进制插桩, 实现嵌入式全系统软件的运行控制流跟踪. 该方法以基本块为单位开展细粒度插桩, 扩大了二进制插桩在程序分析领域的应用范围. DynamoRIO[43]基于热路径优化构建代码块, 然后对二进制代码引入窥孔优化、常量传播、循环展开等优化, 经过优化后部分应用翻译效率优于本地原生执行. Ginzburg等人[193]提出矢量化二进制翻译器VectorVisor, 其提供了一个平面内存模型的抽象, 在GPU上自动交错底层虚拟机的地址空间, 为GPU加速提供了新的机会.
5.3 二进制符号执行符号执行作为一种强大的软件分析和错误检测技术, 根据处理对象不同可以分为两种: (1) Source-based符号执行. 在源代码可用的前提下, 利用编译器将其编译为IR后再植入符号执行信息; (2) Binary-only符号执行. 对于源代码不可用的二进制程序, 利用二进制翻译将其变换为IR后再植入符号执行信息. 然而, 在实际情况中大多数程序不提供源代码, 基于Binary-only二进制符号执行被广泛使用.
Shoshitaishvili等人[194]提出符号执行翻译器Angr, 它基于VEX IR对关键符号信息插桩并符号化解释执行, 对于不带符号的代码采用具体执行方式. Angr具有较强的通用性, 但执行速度较慢. 为了将Source-based符号执行系统KLEE扩展到第三方依赖库和操作系统内核, Chipounov等人[195]创建了S2E系统. S2E使用QEMU将目标程序从二进制转换为TCG IR, 之后将包含符号信息的TCG IR进一步转换为LLVM字节码并传递给KLEE, 最后使用KLEE符号化解释执行. S2E相比于Angr的设置和运行更复杂, 但程序分析范围更加全面. 不足的是, S2E与Angr的性能均较差. QSYM[196]作为一个高性能的二进制符号执行工具, 利用动态二进制翻译技术将符号执行与本地原生执行紧密集成, 实现更细粒度、更快的指令级符号分析与执行. QSYM不再依赖目标程序的IR做符号插桩, 而是直接基于指令级进行符号插桩与翻译, 相较于基于IR的符号执行具有更强的鲁棒性. 然而, QSYM面向x86指令集设计, 迁移到其他架构难度较大.
Poeplau等人提出一种Source-based的符号执行器SYMCC[197], 它在程序源代码的编译阶段插入符号信息. 实验结果表明, SYMCC的执行性能相比于QSYM可以提升两个数量级, 但SYMCC基于源码编译插桩的设计方法限制了其面向二进制文件的分析使用. 受SYMCC启发, SymQEMU[30]关注如何实现基于编译的符号执行在二进制文件上工作. SymQEMU将二进制翻译和符号执行充分融合, 基于QEMU设计了面向二进制的符号分析工具, 通过插桩TCG IR中间代码来建立符号约束表达式. 与Anger和S2E相比, SymQEMU的执行效率更高. 与QSYM相比, SymQEMU在保持高效的同时具有平台可扩展性. 此外, 测试结果表明SymQEMU在执行效率和测试覆盖率方面优于SYMCC 技术. 表9给出了上述基于二进制翻译的符号执行工具的对比情况.
|
|
表 9 基于二进制翻译的符号执行工具对比 |
5.4 虚拟化
虚拟化技术可以在一个特定的抽象层中, 使用下层系统提供的接口为上层系统实现约定接口的功能. 虚拟化技术被应用于子系统、组件以及整个计算机系统. 二进制翻译本身作为一种虚拟化技术, 其在虚拟化应用中被广泛采纳.
VMware虚拟平台[198]利用动态二进制翻译技术实现了x86架构CPU的完全虚拟化, 允许多个操作系统环境在x86的PC机上并发运行. Transmeta公司推出的Crusoe微处理器[4]采用软硬件协同设计的二进制翻译技术实现指令集虚拟化. Cota等人[15]提出了基于动态二进制翻译的跨指令集多线程模拟器Pico, 它可以在保持速度、可移植性和正确性的同时, 在多核主机上高效的模拟多核客户机, 支持64核的全系统虚拟化. QEMU在虚拟化中被广泛使用, 可以提供对多种源平台的虚拟支持. 著名的KVM[199]和Google Android[186]等模拟器均是基于QEMU的二次开发实现.
Wang等人[19]结合龙芯GS464E处理器和QEMU二进制翻译融合, 实现了软硬件融合的访存虚拟化优化. Huang等人[90]利用二进制翻译技术提出了一种名为BTMMU的跨ISA内存虚拟化方法. Spink等人[9]利用二进制翻译技术实现了从ARMv8客户机到x86-64主机的异构虚拟化系统Captive.
5.5 安全研究随着网络技术的不断发展, 计算机系统的安全问题越来越引起人们的关注. 其中程序行为监控、数据流分析、代码访问权限设定等成为研究的焦点. 二进制翻译被认为是一种特殊的反向编译技术, 近年来被广泛应用于软件安全研究.
● 内核代码安全. 内核代码复杂且庞大, 其中驱动程序代码是产生漏洞的主要部分. 如何有效地分析内核驱动模块代码是一个严峻的挑战. Cota等人[171]使用动态二进制翻译技术模拟相同指令集架构或跨指令集架构的虚拟机, 并且监控用户态及系统态的所有指令和数据, 从而对包括内核在内的整个虚拟机代码进行安全分析.
● 恶意代码识别. Shan等人[200]提出了恶意代码检测器BTMD, 它基于动静结合的二进制翻译技术来检测恶意软件并阻止其执行. Spreitzenbarth等人[201]提出了Mobile-Sandbox, 它是一种将机器学习与二进制翻译相结合的代码分析器. Mobile-Sandbox包含3个步骤: (1)静态分析部分用于分析应用程序, 以获得应用程序的总体概况. (2)动态分析部分在模拟器中执行应用程序并记录应用程序的每个操作. (3)将静态分析期间收集的信息应用于机器学习技术, 以检测恶意应用程序.
● 污点分析. 动态分析平台PANDA[35]建立在QEMU全系统仿真基础之上, 具有记录和重放执行的能力, 支持单一的动态污点分析. Cao等人[202]实现了名为TimePlayer的原型系统, TimePlayer利用PANDA提供的记录和重放特性来检测未初始化变量的引用, 在检测到差异之后, 利用符号化污点分析进一步确定未初始化变量的位置. Valgrind[16]利用动态二进制翻译技术将程序变换为VEX IR, 然后基于影子内存对中间代码做插桩分析, 实时跟踪程序内存信息, 提供包括内存错误捕获、指针未释放、非法地址访问等程序行为分析.
● 控制流图恢复. Garba等人[203]基于SATURN混淆工具将二进制代码提升至编译器中间语言LLVM IR, 采用迭代控制流图构造算法恢复混淆的二进制程序的控制流图. Kan等人[204]提出一种恢复原始控制流图的自动化方法, 实现了对Android原生二进制代码的反混淆分析.
此外, 二进制翻译技术也被应用到逆向工程中. 例如文献[205]提出一种构建于程序动态二进制分析基础之上的协议模型逆向提取方法, 旨在解决如何根据网络应用程序的动态执行过程逆向获取协议消息格式、协议模型等问题.
5.6 小 结本节分别从软件迁移、程序分析与优化、二进制符号执行、虚拟化、安全研究等方面介绍了二进制翻译技术在现实任务中的典型应用. 除了上述应用外, 也有研究者致力于将二进制翻译技术应用到其他任务中, 例如无序微架构替代[4,206]、异构移动计算[34]、嵌入式应用迁移[49,54,134]、体系结构仿真[49,178,180]、VLIW处理器的并行特性利用[169,180]、处理器能耗效率提升[159,207]、内存事务转换等[208].
6 未来方向展望(1)新型高效翻译框架构建
自从最早期的二进制翻译系统推出以来, 二进制翻译技术在性能优化、功能开发、应用领域部署等方面不断突破, 取得了丰硕的研究成果. 虽然不同任务场景对二进制翻译的需求各不相同, 但翻译效率和功能正确性始终是衡量二进制翻译框架优劣的关键指标.
目前, 业界已存在多种不同框架的二进制翻译系统, 但它们大多针对特定领域或特定处理器设计. 由于不同处理器平台之间的差异, 这些二进制翻译系统在框架设计和优化上或多或少存在定制化, 可扩展性较差. 此外, 现有的二进制翻译系统对于浮点指令和向量指令的翻译效率较低. 开源项目QEMU作为业界研究最广泛的翻译器, 具有较强的平台可扩展性. 然而, QEMU采用纯软件模拟指令的方法, 翻译效率较低, 与本地原生执行相比相差甚远. 近年来, 一些研究者致力于将LLVM编译框架引入到二进制翻译研究中. LLVM编译器具有强大的中间表示以及简洁灵活的编程接口, 为新型二进制翻译框架的设计提供了研究基础. 然而, 基于LLVM设计的二进制翻译框架虽然能够生成较高质量的目标代码, 但是其在翻译和优化阶段引发的性能开销问题不容忽视. 因此, 设计一套翻译效率高和功能完备的新型二进制翻译框架仍然是该领域值得探索的方向.
(2)多融合优化
二进制翻译是一项涉及处理器体系结构、指令集、编译器、操作系统等多个领域的综合性技术, 充分融合不同领域的优化技术来提升二进制翻译效率是当前的研究热点.
首先, 静态翻译和动态翻译各有利弊, 充分发挥二者优势, 实现动静结合的翻译方法可以降低翻译开销. 动静结合在缓存代码管理、翻译时机选取等方面的研究仍值得继续探索; 其次, 通过融合热路径优化、寄存器映射、代码缓存优化、库函数本地化等多种技术, 可以显著提升翻译效率. 未来可以充分利用目标平台体系结构特点, 将多面体优化、AOT技术等编译优化融合到翻译优化中; 再次, 基于软件模拟的指令翻译方法在性能上低于硬件直接执行, 特别是对于一些计算密集型、对实时性要求较高的程序, 翻译效率距离本地原生编译执行还相差较大. 采用异构设备协同加速、处理器硬件支持等多种软硬协同优化, 可以缩小不同架构之间硬件差异; 最后, 一些研究者将机器学习引入到二进制翻译并取得了显著研究成果, 未来基于机器学习生成更加高效的翻译规则、提升指令覆盖率以及实现全系统的翻译等仍然是一个开放性的研究课题.
(3)并行翻译支持
多核处理器的出现为应用程序提供了更多的计算资源. 同时, 随着并行编程技术的发展, 向量化场景变得更加常见. 要求二进制翻译既能正确翻译应用程序, 又能充分挖掘目标平台处理器的并行特性.
首先, 并发应用的普及, 要求二进制翻译能正确维护并发程序的原有逻辑, 保证被翻译程序在目标平台正确运行. 尽管已有研究实现了并发程序翻译的逻辑正确性, 但在并发程序的高效翻译方面仍然是研究热点. 同时, 不同处理器硬件对数据访问顺序的一致性保证差异较大, 对并发程序翻译时强弱内存模型一致性保证依旧是二进制翻译的研究热点; 其次, 多线程翻译模式将程序翻译和执行部署在不同线程, 隐藏了翻译自身带来的开销. 然而, 在利用多线程加速翻译的同时也引入了新的问题, 例如线程任务划分、翻译预测与响应策略、共享数据访问方式、缓存代码管理等; 最后, 大量遗留软件是基于标量指令或者位宽较短的向量指令实现. 如果按原语义翻译执行, 遗留软件无法充分利用新型处理器架构提供的硬件新特性. 利用二进制翻译技术提升指令并行性成为研究热点. 当前, 在可并行化数据识别、旧向量指令高效翻译重组等方面仍然是一个重要研究方向. 此外, 在指令并行化过程中涉及地址不对齐处理、并行化收益、寄存器分配、数据依赖关系剖析等依旧是研究热点.
(4)新兴领域应用
二进制翻译技术在软件迁移、程序优化与分析、二进制符号执行、虚拟化、程序安全研究等领域发挥着重要作用. 总结发现, 已有研究主要是从CISC到RISC架构的翻译研究, 例如从x86到ARM、MIPS、RISC-V平台的翻译, 但是从ARM、MIPS、RISC-V平台向x86架构的翻译研究相对较少.
随着嵌入式、移动设备、手机业务的不断发展, 基于ARM、RISC-V等RISC架构构建的应用在数据中心部署越来越普遍, 打破了传统以x86为代表的CISC垄断地位. 将大量相关二进制应用从RISC架构迁移到CISC架构运行成为一个新的趋势[53,58,59,67,87,98,135,139,145]. x86架构具有丰富的指令集, 但是通用寄存器较少. 从ARM、RISC-V架构到x86架构的应用翻译时, 通常目标平台的寄存器数量少于源平台寄存器数量, 寄存器映射问题变得更具挑战性. 此外, x86架构与ARM、RISC-V等架构中的指令标志位设置差异较大, 如何在目标平台中计算、存储和设置标志位并生成高效的x86目标代码值得深入研究.
此外, 现有研究大多集中于通用计算领域的应用翻译, 对高吞吐量程序和具有实时需求的新兴物联网领域关注较少, 同时移动计算和云计算要求二进制翻译能够在统一框架下实现异构软件调度与执行, 这一应用方向也值得探索.
7 总 结二进制翻译技术是实现跨指令系统软硬件兼容的重要手段, 在处理器的发展过程中扮演着重要角色. 发展至今, 二进制翻译系统的种类不断丰富、功能不断完善、翻译效率持续提升, 已经取得了大量的研究成果. 本文围绕二进制翻译技术的研究现状, 梳理了已有的二进制翻译技术. 分析总结了二进制翻译技术分类、典型二进制翻译系统、指令翻译方法、关键问题研究以及二进制翻译性能优化等, 并讨论了二进制翻译的典型应用场景. 最后对二进制翻译技术未来潜在的研究方向进行展望. 我们旨在对当前二进制翻译技术的代表性研究工作进行总结, 希望这一探索可以为该技术的未来研究工作提供借鉴.
| [1] |
Hookway R. DIGITAL FX!32 running 32-bit x86 applications on Alpha NT. In: Proc. of the 1997 IEEE COMPCON. San Jose: IEEE, 1997. 37–42. [doi: 10.1109/CMPCON.1997.584668]
|
| [2] |
Zheng C, Thompson C. PA-RISC to IA-64: Transparent execution, no recompilation. Computer, 2000, 33(3): 47-52.
[doi:10.1109/2.825695] |
| [3] |
Baraz L, Devor T, Etzion O, Goldenberg S, Skaletsky A, Wang Y, Zemach Y. IA-32 execution layer: A two-phase dynamic translator designed to support IA-32 applications on Itanium®-based systems. In: Proc. of the 36th Annual IEEE/ACM Int’l Symp. on Microarchitecture. San Diego: IEEE, 2003. 191–201. [doi: 10.1109/MICRO.2003.1253195]
|
| [4] |
Dehnert JC, Grant BK, Banning JP, Johnson R, Kistler T, Klaiber A, Mattson J. The transmeta Code MorphingTM Software: Using speculation, recovery, and adaptive retranslation to address real-life challenges. In: Proc. of the 2003 Int’l Symp. on Code Generation and Optimization. San Francisco: IEEE, 2003. 15–24. [doi: 10.1109/CGO.2003.1191529]
|
| [5] |
Apple. Rosetta 2 on a Mac with Apple silicon. 2021. https://support.apple.com/fr-fr/guide/security/secebb113be1/web
|
| [6] |
Ebcioğlu K, Altman ER. DAISY: Dynamic compilation for 100% architectural compatibility. In: Proc. of the 24th Annual Int’l Symp. on Computer Architecture. Denver: ACM, 1997. 26–37. [doi: 10.1145/264107.264126]
|
| [7] |
Altman E, Gschwind M, Sathaye S, Kosonocky S, Bright A, Fritts J, Ledak P, Appenzeller D, Agricola C, Filan Z. BOA: The architecture of a binary translation processor. 1999. https://api.semanticscholar.org/CorpusID:2143607
|
| [8] |
Li JH, Ma XN, Zhu CQ. Dynamic binary translation and optimization. Journal of Computer Research and Development, 2007, 44(1): 161-168(in Chinese with English abstract).
[doi:10.1360/crad20070123] |
| [9] |
Spink T, Wagstaff H, Franke B. A retargetable system-level DBT hypervisor. ACM Trans. on Computer Systems, 2020, 36(4): 14.
[doi:10.1145/3386161] |
| [10] |
Hu SL, Smith JE. Reducing startup time in co-designed virtual machines. In: Proc. of the 33rd Int’l Symp. on Computer Architecture (ISCA 2006). Boston: IEEE, 2006. 277–288. [doi: 10.1109/ISCA.2006.33]
|
| [11] |
Fu SY, Hong DY, Liu YP, Wu JJ, Hsu WC. Efficient and retargetable SIMD translation in a dynamic binary translator. Software: Practice and Experience, 2018, 48(6): 1312-1330.
[doi:10.1002/spe.2573] |
| [12] |
Lv YD. Principle and application of dynamic binary translation technology. 2021. https://ppt.infoq.cn/slide/show?cid=83&pid=3238
|
| [13] |
Bellard F. QEMU, a fast and portable dynamic translator. In: Proc. of the 2005 Annual Conf. on USENIX Annual Technical Conf. Anaheim: USENIX Association, 2005. 41.
|
| [14] |
Engelke A, Okwieka D, Schulz M. Efficient LLVM-based dynamic binary translation. In: Proc. of the 17th ACM SIGPLAN/SIGOPS Int’l Conf. on Virtual Execution Environments. Association for Computing Machinery, 2021. 165–171. [doi: 10.1145/3453933.3454022]
|
| [15] |
Cota EG, Bonzini P, Bennée A, Carloni LP. Cross-ISA machine emulation for multicores. In: Proc. of the 2017 Int’l Symp. on Code Generation and Optimization. Austin: IEEE Press, 2017. 210–220. [doi: 10.1109/CGO.2017.7863741]
|
| [16] |
Nethercote N, Seward J. Valgrind: A framework for heavyweight dynamic binary instrumentation. ACM SIGPLAN Notices, 2007, 42(6): 89-100.
[doi:10.1145/1273442.1250746] |
| [17] |
Hu WW, Wang WX, Wu RY, Wang HD, Zeng L, Xu CH, Gao X, Zhang FX. Loongson instruction set architecture technology. Journal of Computer Research and Development, 2023, 60(1): 2-16(in Chinese with English abstract).
[doi:10.7544/issn1000-1239.202220196] |
| [18] |
Li N, Pang JM. Intermediate code optimization method for binary translation based on intermediate representation rule replacement. Journal of National University of Defense Technology, 2021, 43(4): 156-162(in Chinese with English abstract).
[doi:10.11887/j.cn.202104019] |
| [19] |
Wang ZH, Jin GJ, Wang WX. A dual-TLB method for MIPS heterogeneous virtualization. In: Proc. of the 2015 Int’l Symp. on Code Generation and Optimization (CGO). 2015.
|
| [20] |
Hong DY, Hsu CC, Yew PC, Wu JJ, Hsu WC, Liu PF, Wang CM, Chung YC. HQEMU: A multi-threaded and retargetable dynamic binary translator on multicores. In: Proc. of the 10th Int’l Symp. on Code Generation and Optimization. San Jose: Association for Computing Machinery, 2012. 104–113. [doi: 10.1145/2259016.2259030]
|
| [21] |
Yue F, Pang JM, Han XS, Cui JX. An improved code cache management scheme from I386 to Alpha in dynamic binary translation. In: Proc. of the 2nd Int’l Conf. on Computer Modeling and Simulation. Sanya: IEEE Computer Society, 2010. 321–324. [doi: 10.1109/iccms.2010.97]
|
| [22] |
Scott K, Kumar N, Velusamy S, Childers B, Davidson JW, Soffa ML. Retargetable and reconfigurable software dynamic translation. In: Proc. of the 2003 Int’l Symp. on Code Generation and Optimization. San Francisco: IEEE, 2003. 36–47. [doi: 10.1109/CGO.2003. 1191531]
|
| [23] |
Hiser JD, Williams D, Hu W, Davidson JW, Mars J, Childers BR. Evaluating indirect branch handling mechanisms in software dynamic translation systems. In: Proc. of the 2007 Int’l Symp. on Code Generation and Optimization (CGO 2007). San Jose: IEEE, 2007. 61–73. [doi: 10.1109/CGO.2007.10]
|
| [24] |
Liu XN. Research on key technologies of binary translation for the domestic CPU [Ph.D. Thesis]. Zhengzhou: PLA Information Engineering University, 2014 (in Chinese with English abstract).
|
| [25] |
Fu SY, Hong DY, Wu JJ, Liu PF, Hsu WC. SIMD code translation in an enhanced HQEMU. In: Proc. of the 21st IEEE Int’l Conf. on Parallel and Distributed Systems. Melbourne: IEEE, 2015. 507–514. [doi: 10.1109/icpads.2015.70]
|
| [26] |
Shi Q, Zhao RC. Floating point optimization based on binary translation system QEMU. In: Proc. of the 2nd Workshop on Advanced Research and Technology in Industry Applications. Atlantis Press, 2016. 1338–1343. [doi: 10.2991/wartia-16.2016.278]
|
| [27] |
Wang WW. Helper function inlining in dynamic binary translation. In: Proc. of the 30th ACM SIGPLAN Int’l Conf. on Compiler Construction. Association for Computing Machinery, 2021. 107–118. [doi: 10.1145/3446804.3446851]
|
| [28] |
Wang ZG, Liu R, Chen YF, Wu X, Chen HB, Zhang WH, Zang BY. COREMU: A scalable and portable parallel full-system emulator. In: Proc. of the 16th ACM Symp. on Principles and Practice of Parallel Programming. San Antonio: Association for Computing Machinery, 2011. 213–222. [doi: 10.1145/1941553.1941583]
|
| [29] |
Ding JH, Chang PC, Hsu WC, Chung YC. PQEMU: A parallel system emulator based on QEMU. In: Proc. of the 17th IEEE Int’l Conf. on Parallel and Distributed Systems. Tainan: IEEE Computer Society, 2011. 276–283. [doi: 10.1109/icpads.2011.102]
|
| [30] |
Poeplau S, Francillon A. SymQEMU: Compilation-based symbolic execution for binaries. In: Proc. of the 2021 Network and Distributed Systems Security (NDSS) Symp. 2021. [doi: 10.14722/ndss.2021.24118]
|
| [31] |
Zhao ZY, Jiang Z, Liu XM, Gong XL, Wang WW, Yew PC. DQEMU: A scalable emulator with retargetable DBT on distributed platforms. In: Proc. of the 49th Int’l Conf. on Parallel Processing. Edmonton: Association for Computing Machinery, 2020. 7. [doi: 10.1145/3404397.3404403]
|
| [32] |
Luk CK, Cohn R, Muth R, Patil H, Klauser A, Lowney G, Wallace S, Reddi VJ, Hazelwood K. Pin: Building customized program analysis tools with dynamic instrumentation. In: Proc. of the 2005 ACM SIGPLAN Conf. on Programming Language Design and Implementation. Chicago: Association for Computing Machinery, 2005. 190–200. [doi: 10.1145/1065010.1065034]
|
| [33] |
Zeng JY, Fu YC, Lin ZQ. PEMU: A pin highly compatible out-of-VM dynamic binary instrumentation framework. In: Proc. of the 11th ACM SIGPLAN/SIGOPS Int’l Conf. on Virtual Execution Environments. Istanbul: Association for Computing Machinery, 2015. 147–160. [doi: 10.1145/2731186.2731201]
|
| [34] |
Li ML, Pang JM, Yue F, Liu FD, Wang J, Tan J. Enhancing dynamic binary translation in mobile computing by leveraging polyhedral optimization. Wireless Communications and Mobile Computing, 2021, 2021: 6611867.
[doi:10.1155/2021/6611867] |
| [35] |
Dolan-Gavitt B, Hodosh J, Hulin P, Leek T, Whelan R. Repeatable reverse engineering with PANDA. In: Proc. of the 5th Program Protection and Reverse Engineering Workshop. Los Angeles: Association for Computing Machinery, 2015. 4. [doi: 10.1145/2843859.2843867]
|
| [36] |
Guan HB, Ma RH, Yang HB, Yang YD, Liu L, Chen Y. MTCrossBit: A dynamic binary translation system based on multithreaded optimization. Science China Information Sciences, 2011, 54(10): 2064-2078.
[doi:10.1007/s11432-011-4414-5] |
| [37] |
D’antras A. The Tango binary translation technology. 2019. https://www.amanieusystems.com/technology
|
| [38] |
Engelke A, Schulz M. Instrew: Leveraging LLVM for high performance dynamic binary instrumentation. In: Proc. of the 16th ACM SIGPLAN/SIGOPS Int’l Conf. on Virtual Execution Environments. Lausanne: Association for Computing Machinery, 2020. 172–184. [doi: 10.1145/3381052.3381319]
|
| [39] |
Ryan & Scott. FEX-Emu. 2022. https://fex-emu.org/
|
| [40] |
Intel. Intel core processors and intel bridge technology unleash Windows 11 experience. 2021. https://www.intel.com/content/www/us/en/newsroom/news/intel-tech-unleashes-windows-experience.html
|
| [41] |
Rocha RCO, Sprokholt D, Fink M, Gouicem R, Spink T, Chakraborty S, Bhatotia P. Lasagne: A static binary translator for weak memory model architectures. In: Proc. of the 43rd ACM SIGPLAN Int’l Conf. on Programming Language Design and Implementation. San Diego: Association for Computing Machinery, 2022. 888–902. [doi: 10.1145/3519939.3523719]
|
| [42] |
Ma XN. Research on design and optimization of binary translation system [Ph.D. Thesis]. Beijing: University of Chinese Academy of Sciences (Institute of Computing Technology, Chinese Academy of Sciences), 2004 (in Chinese with English abstract).
|
| [43] |
Bruening DL. Efficient, transparent, and comprehensive runtime code manipulation [Ph.D. Thesis]. Cambridge: Massachusetts Institute of Technology, 2004.
|
| [44] |
Cmelik B, Keppel D. Shade: A fast instruction-set simulator for execution profiling. In: Proc. of the 1994 ACM SIGMETRICS Conf. on Measurement and Modeling of Computer Systems. Nashville: Association for Computing Machinery, 1994. 128–137. [doi: 10.1145/183018.183032]
|
| [45] |
Srivastava A, Edwards A, Vo H. Vulcan binary transformation in a distributed environment. Technical Report, MSR-TR-2001-50, Redmond: Microsoft Corporation, 2001.
|
| [46] |
Probst M, Krall A, Scholz B. Register liveness analysis for optimizing dynamic binary translation. In: Proc. of the 9th Working Conf. on Reverse Engineering. Richmond: IEEE, 2002. 35–44. [doi: 10.1109/wcre.2002.1173062]
|
| [47] |
Cifuentes C, Lewis B, Ung D. Walkabout—A retargetable dynamic binary translation framework. Technical Report, SMLI TR-2002-106, Palo Alto: Sun Microsystems Inc., 2002.
|
| [48] |
Wang C, Hu SL, Kim HS, Nair SR, Breternitz Jr M, Ying ZW, Wu YF. StarDBT: An efficient multi-platform dynamic binary translation system. In: Proc. of the 12th Asia-Pacific Conf. on Computer Systems Architecture. Seoul: Springer, 2007. 4–15.
|
| [49] |
Jones D, Topham N. High speed CPU simulation using LTU dynamic binary translation. In: Proc. of the 4th Int’l Conf. on High Performance Embedded Architectures and Compilers. Berlin: Springer, 2009. 50–64.
|
| [50] |
Moore RW, Baiocchi JA, Childers BR, Davidson JW, Hiser JD. Addressing the challenges of DBT for the ARM architecture. ACM SIGPLAN Notices, 2009, 44(7): 147-156.
[doi:10.1145/1543136.1542472] |
| [51] |
Souza M, Nicácio D, Araújo G. ISAMAP: Instruction mapping driven by dynamic binary translation. In: Proc. of the 2010 ISCA Int’l Workshops A4MMC, AMAS-BT, EAMA, WEED, WIOSCA Computer Architecture. Saint-Malo: Springer, 2010. 117–138. [doi: 10.1007/978-3-642-24322-6_11]
|
| [52] |
Böhm I, Edler Von koch TJK, Kyle SC, Franke B, Topham N. Generalized just-in-time trace compilation using a parallel task farm in a dynamic binary translator. In: Proc. of the 32nd ACM SIGPLAN Conf. on Programming Language Design and Implementation. San Jose: Association for Computing Machinery, 2011. 74–85. [doi: 10.1145/1993498.1993508]
|
| [53] |
Ottoni G, Hartin T, Weaver C, Brandt J, Kuttanna B, Wang H. Harmonia: A transparent, efficient, and harmonious dynamic binary translator targeting the Intel® architecture. In: Proc. of the 8th ACM Int’l Conf. on Computing Frontiers. Ischia: Association for Computing Machinery, 2011. 26. [doi: 10.1145/2016604.2016635]
|
| [54] |
Shen BY, Chen JY, Hsu WC, Yang W. LLBT: An LLVM-based static binary translator. In: Proc. of the 2012 Int’l Conf. on Compilers, Architectures and Synthesis for Embedded Systems (CASES). Tampere: ACM, 2012. 51–60. [doi: 10.1145/2380403.2380419]
|
| [55] |
Guan HB, Zhu EZ, Wang HX, Ma RH, Yang YD, Wang B. SINOF: A dynamic-static combined framework for dynamic binary translation. Journal of Systems Architecture, 2012, 58(8): 305-317.
[doi:10.1016/j.sysarc.2012.05.002] |
| [56] |
Zhang XC, Guo Q, Chen YJ, Chen TS, Hu WW. HERMES: A fast cross-ISA binary translator with post-optimization. In: Proc. of the 2015 IEEE/ACM Int’l Symp. on Code Generation and Optimization (CGO). San Francisco: IEEE, 2015. 246–256. [doi: 10.1109/CGO.2015.7054204]
|
| [57] |
D'antras A, Gorgovan C, Garside J, Luján M. Low overhead dynamic binary translation on ARM. In: Proc. of the 38th ACM SIGPLAN Conf. on Programming Language Design and Implementation. Barcelona: Association for Computing Machinery, 2017. 333–346. [doi: 10.1145/3062341.3062371]
|
| [58] |
Clark M, Hoult B. rv8: A high performance RISC-V to x86 binary translator. In: Proc. of the 1st Workshop on Computer Architecture Research with RISC-V. Boston, 2017. [doi: 10.13140/RG.2.2.30957.69601]
|
| [59] |
Yang QF, Li ZH, Liu YH, Long H, Huang YC, He JM, Xu TY, Zhai EN. Mobile gaming on personal computers with direct Android emulation. In: Proc. of the 25th Annual Int’l Conf. on Mobile Computing and Networking. Los Cabos: Association for Computing Machinery, 2019. 19. [doi: 10.1145/3300061.3300122]
|
| [60] |
Ptitseb. Box64. 2021. https://github.com/ptitSeb/box64
|
| [61] |
Gouicem R, Sprokholt D, Ruehl J, Rocha RCO, Spink T, Chakraborty S, Bhatotia P. Risotto: A dynamic binary translator for weak memory model architectures. In: Proc. of the 28th ACM Int’l Conf. on Architectural Support for Programming Languages and Operating Systems, Vol. 1. Vancouver: Association for Computing Machinery, 2022. 107–122. [doi: 10.1145/3567955.3567962]
|
| [62] |
Witchel E, Rosenblum M. Embra: Fast and flexible machine simulation. ACM SIGMETRICS Performance Evaluation Review, 1996, 24(1): 68-79.
[doi:10.1145/233008.233025] |
| [63] |
Chapman M, Magenheimer DJ, Ranganathan P. MagiXen: Combining binary translation and virtualization. Technical Report, HPL-2007-77, Palo Alto: Enterprise Systems and Software Laboratory, 2007.
|
| [64] |
Bungale PP, Luk CK. PinOS: A programmable framework for whole-system dynamic instrumentation. In: Proc. of the 3rd Int’l Conf. on Virtual Execution Environments. San Diego: Association for Computing Machinery, 2007. 137–147. [doi: 10.1145/1254810.1254830]
|
| [65] |
Sokolov RA, Ermolovich AV. Background optimization in full system binary translation. Programming and Computer Software, 2012, 38(3): 119-126.
[doi:10.1134/S0361768812030073] |
| [66] |
Rokicki S, Rohou E, Derrien S. Hybrid-DBT: Hardware/software dynamic binary translation targeting VLIW. IEEE Trans. on Computer-aided Design of Integrated Circuits and Systems, 2019, 38(10): 1872-1885.
[doi:10.1109/TCAD.2018.2864288] |
| [67] |
Riedel S, Schuiki F, Scheffler P, Zaruba F, Benini L. Banshee: A fast LLVM-based RISC-V binary translator. In: Proc. of the 2021 IEEE/ACM Int’l Conf. On Computer Aided Design (ICCAD). Munich: IEEE, 2021. 1–9. [doi: 10.1109/ICCAD51958.2021.9643546]
|
| [68] |
Fu SY, Wu JJ, Hsu WC. Improving SIMD code generation in QEMU. In: Proc. of the 2015 Design, Automation & Test in Europe Conf. & Exhibition (DATE). Grenoble: IEEE, 2015. 1233–1236.
|
| [69] |
Dullien T, Porst S. REIL: A platform-independent intermediate representation of disassembled code for static code analysis. In: Proc. of the CanSecWest 2009. Vancouver, 2009.
|
| [70] |
Hex-Rays Sa. IDA-Pro: State-of-the-art binary code analysis tools. 2017. https://www.hex-rays.com/ida-pro/
|
| [71] |
Brumley D, Jager I, Avgerinos T, Schwartz EJ. BAP: A binary analysis platform. In: Proc. of the 23rd Int’l Conf. on Computer Aided Verification. Snowbird: Springer, 2011. 463–469. [doi: 10.1007/978-3-642-22110-1_37]
|
| [72] |
Hasabnis N, Sekar R. Lifting assembly to intermediate representation: A novel approach leveraging compilers. ACM SIGARCH Computer Architecture, 2016, 44(2): 311-324.
[doi:10.1145/2980024.2872380] |
| [73] |
Dong GX, Chen K, Zhu EZ, Zhang YC, Qi ZW, Guan HB. A translation framework for virtual execution environment on CPU/GPU architecture. In: Proc. of the 3rd Int’l Symp. on Parallel Architectures, Algorithms and Programming. IEEE, 2010. 130–137. [doi: 10.1109/PAAP.2010.53]
|
| [74] |
Lattner C, Adve V. LLVM: A compilation framework for lifelong program analysis & transformation. In: Proc. of the 2004 Int’l Symp. on Code Generation and Optimization. San Jose: IEEE, 2004. 75–86. [doi: 10.1109/CGO.2004.1281665]
|
| [75] |
Bits L. Framework for lifting x86, AMD64, and AArch64 program binaries to LLVM bitcode. 2022. https://github.com/liftingbits/mcsema
|
| [76] |
Yadavalli SB, Smith A. Raising binaries to LLVM IR with Mctoll (WIP paper). In: Proc. of the 20th ACM SIGPLAN/SIGBED Int’l Conf. on Languages, Compilers, and Tools for Embedded Systems. Phoenix: Association for Computing Machinery, 2019. 213–218. [doi: 10.1145/3316482.3326354]
|
| [77] |
Chipounov V, Candea G. Dynamically translating x86 to LLVM using QEMU. 2010. http://infoscience.epfl.ch/record/149975/files/x86-llvm-translator-chipounov_2.pdf
|
| [78] |
You YP, Lin TC, Yang W. Translating AArch64 floating-point instruction set to the x86-64 platform. In: Proc. of the 48th Int’l Conf. on Parallel Processing. Kyoto: Association for Computing Machinery, 2019. 12. [doi: 10.1145/3339186.3339192]
|
| [79] |
Nethercote N. Dynamic binary analysis and instrumentation. Cambridge: University of Cambridge, 2004. [doi: 10.48456/tr-606]
|
| [80] |
Wang WW, McCamant S, Zhai A, Yew PC. Enhancing cross-ISA DBT through automatically learned translation rules. ACM SIGPLAN Notices, 2018, 53(2): 84-97.
[doi:10.1145/3296957.3177160] |
| [81] |
Song CH, Wang WW, Yew PC, Zhai A, Zhang WH. Unleashing the power of learning: An enhanced learning-based approach for dynamic binary translation. In: Proc. of the 2019 USENIX Conf. on USENIX Annual Technical Conf. Renton: USENIX Association, 2019. 77–89.
|
| [82] |
Bansal S, Aiken A. Binary translation using peephole superoptimizers. In: Proc. of the 8th USENIX Conf. on Operating Systems Design and Implementation. San Diego: USENIX Association, 2008. 177–192.
|
| [83] |
Bansal S, Aiken A. Automatic generation of peephole superoptimizers. ACM SIGOPS Operating Systems Review, 2006, 40(5): 394-403.
[doi:10.1145/1168917.1168906] |
| [84] |
Jiang JH, Dong RC, Zhou ZJ, Song CH, Wang WW, Yew PC, Zhang WH. More with less—Deriving more translation rules with less training data for DBTs using parameterization. In: Proc. of the 53rd Annual IEEE/ACM Int’l Symp. on Microarchitecture (MICRO). Athens: IEEE, 2020. 415–426. [doi: 10.1109/MICRO50266.2020.00043]
|
| [85] |
Xu HR, Kjolstad F. Copy-and-Patch compilation: A fast compilation algorithm for high-level languages and bytecode. Proc. of the ACM on Programming Languages, 2021, 5(OOPSLA): 136.
[doi:10.1145/3485513] |
| [86] |
Li CQ, Liu ZW, Shang YH, He LN, Yan XL. A hardware non-invasive mapping method for condition bits in binary translation. Electronics, 2023, 12(14): 3014.
[doi:10.3390/electronics12143014] |
| [87] |
Fu SY, Hong DY, Liu YP, Wu JJ, Hsu WC. Optimizing data permutations in structured loads/stores translation and SIMD register mapping for a cross-ISA dynamic binary translator. Journal of Systems Architecture, 2019, 98: 173-190.
[doi:10.1016/j.sysarc.2019.07.008] |
| [88] |
Wang Z, Li JJ, Wu CG, Yang DY, Wang ZJ, Hsu WC, Li B, Guan Y. HSPT: Practical implementation and efficient management of embedded shadow page tables for cross-ISA system virtual machines. In: Proc. of the 11th ACM SIGPLAN/SIGOPS Int’l Conf. on Virtual Execution Environments. Istanbul: Association for Computing Machinery, 2015. 53–64. [doi: 10.1145/2731186.2731188]
|
| [89] |
Faravelon A, Gruber O, Pétrot F. Optimizing memory access performance using hardware assisted virtualization in retargetable dynamic binary translation. In: Proc. of the 2017 Euromicro Conf. on Digital System Design (DSD). Vienna: IEEE, 2017. 40–46. [doi: 10.1109/ DSD.2017.41]
|
| [90] |
Huang KL, Zhang FX, Li C, Niu G, Wu JR, Liu TY. BTMMU: An efficient and versatile cross-ISA memory virtualization. In: Proc. of the 17th ACM SIGPLAN/SIGOPS Int’l Conf. on Virtual Execution Environments. Association for Computing Machinery, 2021. 71–83. [doi: 10.1145/3453933.3454015]
|
| [91] |
Hu WW, Jin GJ, Wang WX, Zhang XC, Wang HD. LoongISA for compatibility with mainstream instruction set architecture. Scientia Sinica Informationis, 2015, 45(4): 459-479(in Chinese with English abstract).
[doi:10.1360/N112014-00300] |
| [92] |
Kristien M, Spink T, Campbell B, Sarkar S, Stark I, Franke B, Böhm I, Topham N. Fast and correct load-link/store-conditional instruction handling in DBT systems. IEEE Trans. on Computer-aided Design of Integrated Circuits and Systems, 2020, 39(11): 3544-3554.
[doi:10.1109/TCAD.2020.3013048] |
| [93] |
Almer O, Bohm I, Von Koch TE, Franke B, Kyle S, Seeker V, Thompson C, Topham N. Scalable multi-core simulation using parallel dynamic binary translation. In: Proc. of the 2011 Int’l Conf. on Embedded Computer Systems: Architectures, Modeling and Simulation. Samos: IEEE, 2011. 190–199. [doi: 10.1109/SAMOS.2011.6045461]
|
| [94] |
Natarajan R, Zhai A. Leveraging transactional execution for memory consistency model emulation. ACM Trans. on Architecture and Code Optimization, 2015, 12(3): 29.
[doi:10.1145/2786980] |
| [95] |
Dechev D, Pirkelbauer P, Stroustrup B. Understanding and effectively preventing the ABA problem in descriptor-based lock-free designs. In: Proc. of the 13th IEEE Int’l Symp. on Object/Component/Service-oriented Real-time Distributed Computing. Carmona: IEEE, 2010. 185–192. [doi: 10.1109/ISORC.2010.10]
|
| [96] |
Rigo A, Spyridakis A, Raho D. Atomic instruction translation towards a multi-threaded QEMU. In: Proc. of the 30th European Conf. on Modelling and Simulation. 2016. 587–595.
|
| [97] |
Jiang XW, Chen XL, Wang H, Chen HP. A parallel full-system emulator for risc architure host. In: Proc. of the 2013 Advances in Computer Science and its Applications. Berlin: Springer, 2014. 1045–1052. [doi: 10.1007/978-3-642-41674-3_145]
|
| [98] |
Zhao ZY, Jiang Z, Chen Y, Gong XL, Wang WW, Yew PC. Enhancing atomic instruction emulation for cross-ISA dynamic binary translation. In: Proc. of the 2021 IEEE/ACM Int’l Symp. on Code Generation and Optimization (CGO). Seoul: IEEE, 2021. 351–362. [doi: 10.1109/CGO51591.2021.9370312]
|
| [99] |
Niu G, Zhang FX, Li XY. Eliminate the overhead of interrupt checking in full-system dynamic binary translator. In: Proc. of the 15th ACM Int’l Conf. on Systems and Storage. Haifa: Association for Computing Machinery, 2022. 1–12. [doi: 10.1145/3534056.3534939]
|
| [100] |
Chakraborty S. Robustness between weak memory models. In: Proc. of the 21st Conf. on Formal Methods in Computer-aided Design (FMCAD). New Haven: TU Wien Academic Press, 2021. 173–182. [doi: 10.34727/2021/isbn.978-3-85448-046-4_26]
|
| [101] |
Alglave J, Maranget L, Sarkar S, Sewell P. Fences in weak memory models. In: Proc. of the 22nd Int’l Conf. on Computer Aided Verification. Edinburgh: Springer, 2010. 258–272. [doi: 10.1007/978-3-642-14295-6_25]
|
| [102] |
Lustig D, Trippel C, Pellauer M, Martonosi M. ArMOR: Defending against memory consistency model mismatches in heterogeneous architectures. In: Proc. of the 42nd Annual Int’l Symp. on Computer Architecture (ISCA). Portland: ACM, 2015. 388–400. [doi: 10.1145/ 2749469.2750378]
|
| [103] |
Hawkins B, Demsk B, Bruening D, Zhao Q. Optimizing binary translation of dynamically generated code. In: Proc. of the 2015 IEEE/ACM Int’l Symp. on Code Generation and Optimization (CGO). San Francisco: IEEE, 2015. 68–78. [doi: 10.1109/CGO.2015.7054188]
|
| [104] |
Kamunyori J. Handling self-modifying code using software dynamic translation. In: Proc. of the 2007 Conf. on Diversity in Computing. Orlando: Association for Computing Machinery, 2007. 32. [doi: 10.1145/1347787.1347807]
|
| [105] |
Liu AZ, Wang WQ. ASCMS: An accurate self-modifying code cache management strategy in binary translation. In: Proc. of the 2013 Int’l Conf. on Information Science and Cloud Computing Companion. Guangzhou: IEEE, 2013. 405–410. [doi: 10.1109/ISCC-C.2013.52]
|
| [106] |
Wang WW, Wu JC, Gong XL, Li T, Yew PC. Improving dynamically-generated code performance on dynamic binary translators. ACM SIGPLAN Notices, 2018, 53(3): 17-30.
[doi:10.1145/3296975.3186413] |
| [107] |
Cifuentes C, Van Emmerik M. Recovery of jump table case statements from binary code. In: Proc. of the 7th Int’l Workshop on Program Comprehension. Pittsburgh: IEEE, 1999. 192–199. [doi: 10.1109/WPC.1999.777758]
|
| [108] |
Chen JY, Yang W, Hsu WC, Shen BY, Ou QH. On static binary translation of ARM/thumb mixed ISA binaries. ACM Trans. on Embedded Computing Systems, 2017, 16(3): 81.
[doi:10.1145/2996458] |
| [109] |
Badaroux M, Pétrot F. Arbitrary and variable precision floating-point arithmetic support in dynamic binary translation. In: Proc. of the 26th Asia and South Pacific Design Automation Conf. Tokyo: Association for Computing Machinery, 2021. 325–330. [doi: 10.1145/3394885.3431416]
|
| [110] |
Zhi YS, Zhang YY, Li JR, Gu DW. Security testing of software on embedded devices using x86 platform. In: Proc. of the 12th Int’l Conf. on Collaborate Computing: Networking, Applications and Worksharing. Beijing: Springer, 2017. 497–504. [doi: 10.1007/978-3-319-59288-6_47]
|
| [111] |
Wu J, Dong J, Fang RL, Zhang W, Wang WW, Zuo DC. FADATest: Fast and adaptive performance regression testing of dynamic binary translation systems. In: Proc. of the 44th Int’l Conf. on Software Engineering. Pittsburgh: Association for Computing Machinery, 2022. 896–908. [doi: 10.1145/3510003.3510169]
|
| [112] |
Guo H, Wang ZJ, Wu CG, He RN. EATBit: Effective automated test for binary translation with high code coverage. In: Proc. of the 2014 Design, Automation & Test in Europe Conf. & Exhibition (DATE). Dresden: IEEE, 2014. 1–6. [doi: 10.7873/DATE.2014.097]
|
| [113] |
Wu J, Dong J, Fang RL, Wang WW, Zuo DC. PerfDBT: Efficient performance regression testing of dynamic binary translation. In: Proc. of the 38th IEEE Int’l Conf. on Computer Design (ICCD). Hartford: IEEE, 2020. 389–392. [doi: 10.1109/ICCD50377.2020.00071]
|
| [114] |
Wagstaff H, Bodin B, Spink T, Franke B. SimBench: A portable benchmarking methodology for full-system simulators. In: Proc. of the 2017 IEEE Int’l Symp. on Performance Analysis of Systems and Software (ISPASS). Santa Rosa: IEEE, 2017. 217–226. [doi: 10.1109/ ISPASS.2017.7975293]
|
| [115] |
Kim S, Faerevaag M, Jung M, Jung S, Oh D, Lee J, Cha SK. Testing intermediate representations for binary analysis. In: Proc. of the 32nd IEEE/ACM Int’l Conf. on Automated Software Engineering (ASE). Urbana: IEEE, 2017. 353–364. [doi: 10.1109/ASE.2017.8115648]
|
| [116] |
Chen JY, Yang W, Shen BY, Li YJ, Hsu WC. Automatic validation for binary translation. Computer Languages, Systems & Structures, 2015, 43: 96–115. [doi: 10.1016/j.cl.2015.05.002]
|
| [117] |
Koltunov DS, Yu Efimov V, Padaryan VA. Automated testing of a TCG frontend for qemu. Programming and Computer Software, 2020, 46(8): 737-746.
[doi:10.1134/S0361768820080058] |
| [118] |
Dasgupta S, Dinesh S, Venkatesh D, Adve VS, Fletcher CW. Scalable validation of binary lifters. In: Proc. of the 41st ACM SIGPLAN Conf. on Programming Language Design and Implementation. London: Association for Computing Machinery, 2020. 655–671. [doi: 10.1145/3385412.3385964]
|
| [119] |
Fu LG, Pang JM, Wang J, Zhang JH, Yue F. Formal model of correctness and optimization on binary translation. Journal of Computer Research and Development, 2019, 56(9): 2001-2011(in Chinese with English abstract).
[doi:10.7544/issn1000-1239.2019.20180513] |
| [120] |
Chen YY, Wu YF, Hu SL, Lee RB. Impact of dynamic binary translators on security. In: Proc. of the 1st Workshop on Architectural and Microarchitectural Support for Binary Translation, Int’l Symp. on Computer Architecture (ISCA). 2008.
|
| [121] |
Vendicator. StackShield: A “stack smashing” technique protection tool for Linux. 2000. https://www.angelfire.com/sk/stackshield/
|
| [122] |
Cowan C, Pu C, Maier D, Hintony H, Walpole J, Bakke P, Beattie S, Grie A, Wagle P, Zhang Q. StackGuard: Automatic adaptive detection and prevention of buffer-overflow attacks. In: Proc. of the 7th Conf. on USENIX Security Symp. San Antonio: USENIX Association, 1998. 5. [doi: 10.5555/1267549.1267554]
|
| [123] |
Baratloo A, Singh N, Tsai T. Transparent run-time defense against stack smashing attacks. In: Proc. of the 2000 Annual Conf. on USENIX Annual Technical Conf. San Diego: USENIX Association, 2000. 21. [doi: 10.5555/1267724.1267745]
|
| [124] |
Kil C, Jun J, Bookholt C, Xu J, Ning P. Address space layout permutation (ASLP): Towards fine-grained randomization of commodity software. In: Proc. of the 22nd Annual Computer Security Applications Conf. (ACSAC 2006). Miami Beach: IEEE, 2006. 339–348. [doi: 10.1109/ACSAC.2006.9]
|
| [125] |
Horne B, Matheson L, Sheehan C, Tarjan RE. Dynamic self-checking techniques for improved tamper resistance. In: Proc. of the 2001 ACM Workshop on Digital Rights Management. Philadelphia: Springer, 2001. 141–159. [doi: 10.1007/3-540-47870-1_9]
|
| [126] |
El-Khalil R, Keromytis AD. Hydan: Hiding information in program binaries. In: Proc. of the 6th Int’l Conf. on Information and Communications Security. Malaga: Springer, 2004. 187–199. [doi: 10.1007/978-3-540-30191-2_15]
|
| [127] |
Pailoor S, Wang XY, Shacham H, Dillig I. Automated policy synthesis for system call sandboxing. Proc. of the ACM on Programming Languages, 2020, 4(OOPSLA): 135.
[doi:10.1145/3428203] |
| [128] |
Rajagopalan M, Hiltunen MA, Jim T, Schlichting RD. System call monitoring using authenticated system calls. IEEE Trans. on Dependable and Secure Computing, 2006, 3(3): 216-229.
[doi:10.1109/TDSC.2006.41] |
| [129] |
Xu H, Zhou YF, Ming J, Lyu M. Layered obfuscation: A taxonomy of software obfuscation techniques for layered security. Cybersecurity, 2020, 3(1): 9.
[doi:10.1186/s42400-020-00049-3] |
| [130] |
Mohanta A, Saldanha A. Armoring and evasion: The anti-techniques. In: Mohanta A, Saldanha A, eds. Mohanta Abhijit Malware Analysis and Detection Engineering: A Comprehensive Approach to Detect and Analyze Modern Malware. Berkeley: Apress, 2020. 691–720. [doi: 10.1007/978-1-4842-6193-4_19]
|
| [131] |
Guanciale R. Protecting instruction set randomization from code reuse attacks. In: Proc. of the 23rd Nordic Conf. on Secure IT Systems. Oslo: Springer, 2018. 421–436. [doi: 10.1007/978-3-030-03638-6_26]
|
| [132] |
Professor GN. Proof-carrying code. In: van Tilborg HCA, Jajodia S, eds. Encyclopedia of Cryptography and Security. Boston: Springer, 2011. 984–986. [doi: 10.1007/978-1-4419-5906-5_864]
|
| [133] |
Chen W, Chen D, Wang ZY. An approach to minimizing the interpretation overhead in dynamic binary translation. The Journal of Supercomputing, 2012, 61(3): 804-825.
[doi:10.1007/s11227-011-0636-y] |
| [134] |
Shen BY, You JY, Yang W, Hsu WC. An LLVM-based hybrid binary translation system. In: Proc. of the 7th IEEE Int’l Symp. on Industrial Embedded Systems (SIES 2012). Karlsruhe: IEEE, 2012. 229–236. [doi: 10.1109/SIES.2012.6356589]
|
| [135] |
Wu J, Dong J, Fang RL, Zhao ZY, Gong XL, Wang WW, Zuo DC. Effective exploitation of SIMD resources in cross-ISA virtualization. In: Proc. of the 17th ACM SIGPLAN/SIGOPS In’l Conf. on Virtual Execution Environments. Association for Computing Machinery, 2021. 84–97. [doi: 10.1145/3453933.3454016]
|
| [136] |
Zhao C, Wu YF, Steffan JG, Amza C. Lengthening traces to improve opportunities for dynamic optimization. In: Proc. of the 12th Workshop on Interaction Between Compilers and Computer Architectures (INTERACT 2008). Salt Lake City, 2008.
|
| [137] |
Luk CK, Muth R, Patil H, Cohn R, Lowney G. Ispike: A post-link optimizer for the Intel® Itanium® architecture. In: Proc. of the 2004 Int’l Symp. on Code Generation and Optimization. San Jose: IEEE, 2004. 15–26. [doi: 10.1109/CGO.2004.1281660]
|
| [138] |
D’antras A, Gorgovan C, Garside J, Luján M. Optimizing indirect branches in dynamic binary translators. ACM Trans. on Architecture and Code Optimization, 2016, 13(1): 7.
[doi:10.1145/2866573] |
| [139] |
Liu YP, Hong DY, Wu JJ, Fu SY, Hsu WC. Exploiting asymmetric SIMD register configurations in ARM-to-x86 dynamic binary translation. In: Proc. of the 26th Int’l Conf. on Parallel Architectures and Compilation Techniques (PACT). Portland: IEEE, 2017. 343–355. [doi: 10.1109/pact.2017.15]
|
| [140] |
Hong DY, Fu SY, Liu YP, Wu JJ, Hsu WC. Exploiting longer SIMD lanes in dynamic binary translation. In: Proc. of the 22nd Int’l Conf. on Parallel and Distributed Systems (ICPADS). Wuhan: IEEE, 2016. 853–860. [doi: 10.1109/ICPADS.2016.0115]
|
| [141] |
Hong DY, Liu YP, Fu SY, Wu JJ, Hsu WC. Improving SIMD parallelism via dynamic binary translation. ACM Trans. on Embedded Computing Systems, 2018, 17(3): 61.
[doi:10.1145/3173456] |
| [142] |
Yi L, Shao YH, Yang GW, Wu JZ. Register allocation for QEMU dynamic binary translation systems. Int’l Journal of Hybrid Information Technology, 2015, 8(2): 199-210.
[doi:10.14257/ijhit.2015.8.2.18] |
| [143] |
Wen YH, Tang DG, Qi FB. Register mapping and register function cutting out implementation in binary translation. Ruan Jian Xue Bao/Journal of Software, 2009, 20: 1-7(in Chinese with English abstract).
|
| [144] |
Yao Y, Lu ZY, Shi QS, Chen WZ. FPGA based hardware-software co-designed dynamic binary translation system. In: Proc. of the 23rd Int’l Conf. on Field programmable Logic and Applications. Porto: IEEE, 2013. 1–4. [doi: 10.1109/FPL.2013.6645554]
|
| [145] |
Lai JK, Yang W. Hyperchaining optimizations for an LLVM-based binary translator on x86-64 and RISC-V platforms. In: Proc. of the 50th Int’l Conf. on Parallel Processing Workshop. Lemont: Association for Computing Machinery, 2021. 13. [doi: 10.1145/3458744.3473348]
|
| [146] |
Sun LS, Wu YJ, Li LXY, Zhang CB, Tang JY. A dynamic and static binary translation method based on branch prediction. Electronics, 2023, 12(14): 3025.
[doi:10.3390/electronics12143025] |
| [147] |
Wang J, Pang JM, Liu XN, Yue F, Tan J, Fu LG. Dynamic translation optimization method based on static pre-translation. IEEE Access, 2019, 7: 21491-21501.
[doi:10.1109/ACCESS.2019.2897611] |
| [148] |
Ma RH, Guan HB, Zhu EZ, Yang HB, Yang YD, Liang AL. Partitioning the conventional DBT system for multiprocessors. Journal of Computer Science and Technology, 2011, 26(3): 474-490.
[doi:10.1007/s11390-011-1148-1] |
| [149] |
Liu JK, Cao GJ, Zhang HG. Research on pipeline-based dynamic binary translation. In: Proc. of the 3rd Int’l Conf. on Computer Science and Network Technology. Dalian: IEEE, 2013. 601–604. [doi: 10.1109/ICCSNT.2013.6967185]
|
| [150] |
Tu XP, Jin H, Yu ZB, Chen J, Hu YB. MT-BTRIMER: A master-slave multi-threaded dynamic binary translator. In: Proc. of the 5th Int’l Conf. on Frontier of Computer Science and Technology. Changchun: IEEE, 2010. 51–56. [doi: 10.1109/FCST.2010.72]
|
| [151] |
Wescott B. The Every Computer Performance Book, Chapter 3: Useful Laws. CreateSpace Independent Publishing Platform, 2013.
|
| [152] |
Hong DY, Wu JJ, Liu YP, Fu SY, Hsu WC. Processor-tracing guided region formation in dynamic binary translation. ACM Trans. on Architecture and Code Optimization, 2018, 15(4): 52.
[doi:10.1145/3281664] |
| [153] |
Huang JS, Yang W, You YP. Profile-guided optimisation for indirect branches in a binary translator. Connection Science, 2022, 34(1): 749-765.
[doi:10.1080/09540091.2022.2041555] |
| [154] |
Hong DY, Wu JJ, Yew PC, Hsu WC, Hsu CC, Liu PF, Wang CM, Chung YC. Efficient and retargetable dynamic binary translation on multicores. IEEE Trans. on Parallel and Distributed Systems, 2014, 25(3): 622-632.
[doi:10.1109/tpds.2013.56] |
| [155] |
Chen W, Wang ZY, Dou Q, Wang YW. A novel chaining approach to indirect control transfer instructions. In: Proc. of the 2011 IFIP WG 8.4/8.9 Int’l Cross Domain Conf. and Workshop on Availability, Reliability and Security for Business, Enterprise and Health Information Systems. Vienna: Springer, 2011. 309–320. [doi: 10.1007/978-3-642-23300-5_24]
|
| [156] |
Kinder J, Zuleger F, Veith H. An abstract interpretation-based framework for control flow reconstruction from binaries. In: Proc. of the 10th Int’l Conf. on Verification, Model Checking, and Abstract Interpretation. Savannah: Springer, 2009. 214–228. [doi: 10.1007/978-3-540-93900-9_19]
|
| [157] |
Wang J, Pang JM, Fu LG, Yue F, Zhang JH. An efficient feedback static binary translator for solving indirect branch. Journal of Computer Research and Development, 2019, 56(4): 742-754(in Chinese with English abstract).
[doi:10.7544/issn1000-1239.2019.20170412] |
| [158] |
Di Federico A, Agosta G. A jump-target identification method for multi-architecture static binary translation. In: Proc. of the 2016 Int’l Conf. on Compilers, Architectures and Synthesis for Embedded Systems (CASES). Pittsburgh: ACM, 2016. 17. [doi: 10.1145/2968455.2968514]
|
| [159] |
Wang WW, Yew PC, Zhai A, McCamant S, Wu YF, Bobba J. Enabling cross-ISA offloading for COTS binaries. In: Proc. of the 15th Annual Int’l Conf. on Mobile Systems, Applications, and Services. Niagara Falls: Association for Computing Machinery, 2017. 319–331. [doi: 10.1145/3081333.3081337]
|
| [160] |
Wang WW, Yew PC, Zhai A, McCamant S. A general persistent code caching framework for dynamic binary translation (DBT). In: Proc. of the 2016 USENIX Conf. on USENIX Annual Technical Conf. Denver: USENIX Association, 2016. 591–603.
|
| [161] |
Ibrahim AH, Abdelhalim MB, Hussein H, Fahmy A. Analysis of x86 instruction set usage for Windows 7 applications. In: Proc. of the 2nd Int’l Conf. on Computer Technology and Development. Cairo: IEEE, 2010. 511–516. [doi: 10.1109/ICCTD.2010.5645851]
|
| [162] |
Wang J, Pang JM, Fu LG, Yue F, Shan Z, Zhang JH. A dynamic and static combined register mapping method in binary translation. Journal of Computer Research and Development, 2019, 56(4): 708-718(in Chinese with English abstract).
[doi:10.7544/issn1000-1239.2019.20170905] |
| [163] |
Wang J, Pang JM, Fu LG, Shan Z, Yue F, Zhang JH. A binary translation backend registers allocation algorithm based on priority. In: Proc. of the 5th Int’l Conf. on Geo-spatial Knowledge and Intelligence. Chiang Mai: Springer, 2017. 414–425. [doi: 10.1007/978-981-13-0896-3_41]
|
| [164] |
Faravelon A, Gruber O, Pétrot F. Removing load/store helpers in dynamic binary translation. In: Andrade L, Rousseau F, eds. Multi-processor System-on-chip 1: Architectures. Wiley, 2021. 133–160. [doi: 10.1002/9781119818298.ch7]
|
| [165] |
Wu J, Dong J, Fang RL, Zhang W, Wang WW, Zuo DC. WDBT: Wear characterization, reduction, and leveling of DBT systems for non-volatile memory. In: Proc. of the 2021 Int’l Symp. on Memory Systems. Washington: Association for Computing Machinery, 2021. 15. [doi: 10.1145/3488423.3519337]
|
| [166] |
Hallou N, Rohou E, Clauss P, Ketterlin A. Dynamic re-vectorization of binary code. In: Proc. of the 2015 Int’l Conf. on Embedded Computer Systems: Architectures, Modeling, and Simulation (SAMOS). Samos: IEEE, 2015. 228–237. [doi: 10.1109/SAMOS.2015.7363680]
|
| [167] |
Nakamura T, Miki S, Oikawa S. Automatic vectorization by runtime binary translation. In: Proc. of the 2nd Int’l Conf. on Networking and Computing. Osaka: IEEE, 2011. 87–94. [doi: 10.1109/ICNC.2011.21]
|
| [168] |
Lin CM, Fu SY, Hong DY, Liu YP, Wu JJ, Hsu WC. Exploiting vector processing in dynamic binary translation. In: Proc. of the 48th Int’l Conf. on Parallel Processing (ICPP). Kyoto: ACM, 2019. 93. [doi: 10.1145/3337821.3337844]
|
| [169] |
Zhou RY, Wort G, Erdős M, Jones TM. The janus triad: Exploiting parallelism through dynamic binary modification. In: Proc. of the 15th ACM SIGPLAN/SIGOPS Int’l Conf. on Virtual Execution Environments. Providence: Association for Computing Machinery, 2019. 88–100. [doi: 10.1145/3313808.3313812]
|
| [170] |
Jingu K, Shigenobu K, Ootsu K, Ohkawa T, Yokota T. Directive-based parallelization of for-loops at LLVM IR level. In: Proc. of the 20th IEEE/ACIS Int’l Conf. on Software Engineering, Artificial Intelligence, Networking and Parallel/Distributed Computing (SNPD). Toyama: IEEE, 2019. 421–426. [doi: 10.1109/SNPD.2019.8935667]
|
| [171] |
Cota EG, Carloni LP. Cross-ISA machine instrumentation using fast and scalable dynamic binary translation. In: Proc. of the 15th ACM SIGPLAN/SIGOPS Int’l Conf. on Virtual Execution Environments. Providence: Association for Computing Machinery, 2019. 74–87. [doi: 10.1145/3313808.3313811]
|
| [172] |
Guo YC, Yang W, Chen JY, Lee JK. Translating the ARM Neon and VFP instructions in a binary translator. Software: Practice and Experience, 2016, 46(12): 1591-1615.
[doi:10.1002/spe.2394] |
| [173] |
Wang WW, Wu CG, Bai TX, Wang ZJ, Yuan X, Cui HM. A pattern translation method for flags in binary translation. Journal of Computer Research and Development, 2014, 51(10): 2336-2347(in Chinese with English abstract).
[doi:10.7544/issn1000-1239.2014.20130018] |
| [174] |
Tan J, Pang JM, Lu SB. Using local library function in binary translation. In: Wang SX, ed. Current Trends in Computer Science and Mechanical Automation Vol. 1. Warsaw: De Gruyter Open Poland, 2018. 123–132. [doi: 10.1515/9783110584974-016]
|
| [175] |
Fu LG, Pang JM, Wang J, Zhang JH, Yue F. Optimization of library function disposing in dynamic binary translation. Journal of Computer Research and Development, 2019, 56(8): 1783-1791(in Chinese with English abstract).
[doi:10.7544/issn1000-1239.2019.20170871] |
| [176] |
Chai K, Wolff F, Papachristou C. XBT: FPGA accelerated binary translation. In: Proc. of the 73rd IEEE National Aerospace and Electronics Conf. (NAECON). Dayton: IEEE, 2021. 365–372. [doi: 10.1109/naecon49338.2021.9696395]
|
| [177] |
Wirsch R, Hochberger C. Towards transparent dynamic binary translation from RISC-V to a CGRA. In: Proc. of the 34th Int’l Conf. on Architecture of Computing Systems (ARCS). Springer, 2021. 118–132. [doi: 10.1007/978-3-030-81682-7_8]
|
| [178] |
Knorst T, Vicenzi J, Jordan MG, De Almeida JH, Korol G, Beck ACS, Rutzig MB. An energy efficient multi-target binary translator for instruction and data level parallelism exploitation. Design Automation for Embedded Systems, 2022, 26(1): 55-82.
[doi:10.1007/s10617-021-09258-6] |
| [179] |
saagarjha. TSOEnabler Kernel extension that enables TSO for Apple silicon processes. 2020. https://github.com/saagarjha/TSOEnabler
|
| [180] |
Rokicki S, Rohou E, Derrien S. Hardware-accelerated dynamic binary translation. In: Proc. of the 2017 Conf. on Design, Automation & Test in Europe (DATE). Lausanne: IEEE, 2017. 1062–1067. [doi: 10.23919/DATE.2017.7927147]
|
| [181] |
Rokicki S, Rohou E, Derrien S. Aggressive memory speculation in HW/SW Co-designed machines. In: Proc. of the 2019 Design, Automation & Test in Europe Conf. & Exhibition (DATE). Florence: IEEE, 2019. 332–335. [doi: 10.23919/DATE.2019.8715010]
|
| [182] |
Microsoft. WOW64 implementation details. 2023. https://docs.microsoft.com/zh-cn/windows/win32/winprog64/wow64-implementation-details
|
| [183] |
Microsoft. Windows on ARM. 2023. https://learn.microsoft.com/en-us/windows/arm/overview
|
| [184] |
Wine. 2023. https://www.winehq.org/
|
| [185] |
Rohit. Run Android APPs on the Android emulator. 2018. https://tutorial.eyehunts.com/android/run-android-apps-android-emulator/
|
| [186] |
Developers. Android studio. 2022. https://developer.android.google.cn/studio/releases/emulator#support_for_arm_binaries_on_android_9_and_11_system_images
|
| [187] |
Intel. Bridge technology. 2023. https://www.intel.com/content/www/us/en/developer/topic-technology/bridge-technology.html
|
| [188] |
Intel. An introduction to celadon. 2022. https://www.intel.com/content/www/us/en/developer/videos/an-introduction-to-celadon.html
|
| [189] |
Paulino N, Ferreira JC, Cardoso JMP. Improving performance and energy consumption in embedded systems via binary acceleration: A survey. ACM Computing Surveys, 2021, 53(1): 6.
[doi:10.1145/3369764] |
| [190] |
Panchenko M, Auler R, Nell B, Ottoni G. BOLT: A practical binary optimizer for data centers and beyond. In: Proc. of the 2019 IEEE/ACM Int’l Symp. on Code Generation and Optimization (CGO). Washington: IEEE, 2019. 2–14. [doi: 10.1109/CGO.2019.8661201]
|
| [191] |
Tallam S. Propeller: Profile guided large scale performance enhancing relinker. In: Proc. of the 2019 LLVM Developers’ Meeting. 2019.
|
| [192] |
Zou W, Gao F, Yan YQ. Dynamic binary instrumentation based on QEMU. Journal of Computer Research and Development, 2019, 56(4): 730-741(in Chinese with English abstract).
[doi:10.7544/issn1000-1239.2019.20180166] |
| [193] |
Ginzburg S, Shahrad M, Freedman MJ. VectorVisor: A binary translation scheme for throughput-oriented GPU acceleration. In: Proc. of the 2023 USENIX Annual Technical Conf. (USENIX ATC 23). Boston: USENIX Association, 2023. 1017–1037.
|
| [194] |
Shoshitaishvili Y, Wang RY, Salls C, Stephens N, Polino M, Dutcher A, Grosen J, Feng SJ, Hauser C, Kruegel C, Vigna G. SOK: (State of) the art of war: Offensive techniques in binary analysis. In: Proc. of the 2016 IEEE Symp. on Security and Privacy (SP). San Jose: IEEE, 2016. 138–157. [doi: 10.1109/SP.2016.17]
|
| [195] |
Chipounov V, Kuznetsov V, Candea G. S2E: A platform for in-vivo multi-path analysis of software systems. In: Proc. of the 16th Int’l Conf. on Architectural Support for Programming Languages and Operating Systems. Newport Beach: Association for Computing Machinery, 2011. 265–278. [doi: 10.1145/1950365.1950396]
|
| [196] |
Yun I, Lee S, Xu M, Jang Y, Kim T. QSYM: A practical concolic execution engine tailored for hybrid fuzzing. In: Proc. of the 27th USENIX Conf. on Security Symp. Baltimore: USENIX Association, 2018. 745–761.
|
| [197] |
Poeplau S, Francillon A. Symbolic execution with SYMCC: Don’t interpret, compile! In: Proc. of the 29th USENIX Security Symp. Electr Network: USENIX Association, 2020. 181–198.
|
| [198] |
Rosenblum M. VMware virtual platform technology. In. Proc. of the 3rd Windows NT Symp. Seattle: USENIX Association, 1999.
|
| [199] |
Kivity A, Kamay Y, Laor D, Lublin U, Liguori A. Kvm: The Linux virtual machine monitor. In: Proc. of the 2007 Linux Symp. 2007. 15.
|
| [200] |
Shan Z, Guo HR, Pang JM. BTMD: A framework of binary translation based malcode detector. In: Proc. of the 2012 Int’l Conf. on Cyber-enabled Distributed Computing and Knowledge Discovery. Sanya: IEEE, 2012. 39–43. [doi: 10.1109/CyberC.2012.16]
|
| [201] |
Spreitzenbarth M, Schreck T, Echtler F, Arp D, Hoffmann J. Mobile-Sandbox: Combining static and dynamic analysis with machine-learning techniques. Int’l Journal of Information Security, 2015, 14(2): 141-153.
[doi:10.1007/s10207-014-0250-0] |
| [202] |
Cao MC, Hou XT, Wang T, Qu H, Zhou YJ, Bai XL, Wang FW. Different is good: Detecting the use of uninitialized variables through differential replay. In: Proc. of the 2019 ACM SIGSAC Conf. on Computer and Communications Security. London: Association for Computing Machinery, 2019. 1883–1897. [doi: 10.1145/3319535.3345654]
|
| [203] |
Garba P, Favaro M. SATURN—Software deobfuscation framework based on LLVM. In: Proc. of the 3rd ACM Workshop on Software Protection. London: Association for Computing Machinery, 2019. 27–38. [doi: 10.1145/3338503.3357721]
|
| [204] |
Kan ZL, Wang HY, Wu L, Guo Y, Xu GA. Deobfuscating Android native binary code. In: Proc. of the 41st IEEE/ACM Int’l Conf. on Software Engineering: Companion Proc. Montreal: IEEE, 2019. 322–323. [doi: 10.1109/ICSE-Companion.2019.00135]
|
| [205] |
Wang Y, Gu LZ, Li ZX, Yang YX. Protocol reverse engineering through dynamic and static binary analysis. The Journal of China Universities of Posts and Telecommunications, 2013, 20(S2): 75-79.
[doi:10.1016/S1005-8885(13)60217-4] |
| [206] |
Wasson S. Nvidia claims Haswell-class performance for Denver CPU core. 2014. https://techreport.com/news/26906/nvidia-claims-haswell-class-performance-for-denver-cpu-core/
|
| [207] |
Brandalero M, Shafique M, Carro L, Beck ACS. TransRec: Improving adaptability in single-ISA heterogeneous systems with transparent and reconfigurable acceleration. In: Proc. of the 2019 Design, Automation & Test in Europe Conf. & Exhibition (DATE). Florence: IEEE, 2019. 582–585. [doi: 10.23919/DATE.2019.8715121]
|
| [208] |
Hong DY, Lin SK, Fu SY, Wu JJ, Hsu WC. Enhancing transactional memory execution via dynamic binary translation. ACM SIGAPP Applied Computing Review, 2019, 19(1): 48-58.
[doi:10.1145/3325061.3325065] |
| [8] |
李剑慧, 马湘宁, 朱传琪. 动态二进制翻译与优化技术研究. 计算机研究与发展, 2007, 44(1): 161-168.
[doi:10.1360/crad20070123] |
| [17] |
胡伟武, 汪文祥, 吴瑞阳, 王焕东, 曾露, 徐成华, 高翔, 张福新. 龙芯指令系统架构技术. 计算机研究与发展, 2023, 60(1): 2-16.
[doi:10.7544/issn1000-1239.202220196] |
| [18] |
李男, 庞建民. 基于中间表示规则替换的二进制翻译中间代码优化方法. 国防科技大学学报, 2021, 43(4): 156-162.
[doi:10.11887/j.cn.202104019] |
| [24] |
刘晓楠. 面向国产处理器的二进制翻译关键技术研究 [博士学位论文]. 郑州: 解放军信息工程大学, 2014.
|
| [42] |
马湘宁. 二进制翻译关键技术研究 [博士学位论文]. 北京: 中国科学院大学(中国科学院计算技术研究所), 2004.
|
| [91] |
胡伟武, 靳国杰, 汪文祥, 张晓春, 王焕东. 龙芯指令系统融合技术. 中国科学: 信息科学, 2015, 45(4): 459-479.
[doi:10.1360/N112014-00300] |
| [119] |
傅立国, 庞建民, 王军, 张家豪, 岳峰. 二进制翻译正确性及优化方法的形式化模型. 计算机研究与发展, 2019, 56(9): 2001-2011.
[doi:10.7544/issn1000-1239.2019.20180513] |
| [143] |
文延华, 唐大国, 漆锋滨. 二进制翻译中的寄存器映射与剪裁的实现. 软件学报, 2009, 20: 1-7.
|
| [157] |
王军, 庞建民, 傅立国, 岳峰, 张家豪. 一种高效解决间接转移的反馈式静态二进制翻译方法. 计算机研究与发展, 2019, 56(4): 742-754.
[doi:10.7544/issn1000-1239.2019.20170412] |
| [162] |
王军, 庞建民, 傅立国, 岳峰, 单征, 张家豪. 二进制翻译中动静结合的寄存器分配优化方法. 计算机研究与发展, 2019, 56(4): 708-718.
[doi:10.7544/issn1000-1239.2019.20170905] |
| [173] |
王文文, 武成岗, 白童心, 王振江, 远翔, 崔慧敏. 二进制翻译中标志位的模式化翻译方法. 计算机研究与发展, 2014, 51(10): 2336-2347.
[doi:10.7544/issn1000-1239.2014.20130018] |
| [175] |
傅立国, 庞建民, 王军, 张家豪, 岳峰. 动态二进制翻译中库函数处理的优化. 计算机研究与发展, 2019, 56(8): 1783-1791.
[doi:10.7544/issn1000-1239.2019.20170871] |
| [182] |
Microsoft. WOW64实现详细信息. 2023. https://docs.microsoft.com/zh-cn/windows/win32/winprog64/wow64-implementation-details
|
| [192] |
邹伟, 高峰, 颜运强. 基于QEMU的动态二进制插桩技术. 计算机研究与发展, 2019, 56(4): 730-741.
[doi:10.7544/issn1000-1239.2019.20180166] |