主页期刊介绍编委会编辑部服务介绍道德声明在线审稿编委办公编辑办公English
2018-2019年专刊出版计划 微信服务介绍 最新一期:2018年第12期
     
在线出版
各期目录
纸质出版
分辑系列
论文检索
论文排行
综述文章
专刊文章
美文分享
各期封面
E-mail Alerts
RSS
旧版入口
中国科学院软件研究所
  
投稿指南 问题解答 下载区 收费标准 在线投稿
李登辉,赵家程,崔慧敏,冯晓兵.数据中心中DVFS对程序性能影响模型的设计.软件学报,2017,28(4):845-859
数据中心中DVFS对程序性能影响模型的设计
Modeling the Impact of DVFS on Performance of Applications in Datacenter
投稿时间:2016-06-19  修订日期:2016-09-08
DOI:10.13328/j.cnki.jos.005194
中文关键词:  DVFS  数据中心  能耗  频率  性能预测模型
英文关键词:DVFS  datacenter  energy cost  frequency  performance prediction model
基金项目:国家重点基础研究发展计划(973)(2016YFB1000402);国家高技术研究发展计划(863)(2015AA015306);国家自然科学基金(61672492,61432016,61402445,61521092)
作者单位E-mail
李登辉 计算机体系结构国家重点实验室(中国科学院 计算技术研究所), 北京 100190
中国科学院大学 计算机控制与工程学院, 北京 100049 
 
赵家程 计算机体系结构国家重点实验室(中国科学院 计算技术研究所), 北京 100190
中国科学院大学 计算机控制与工程学院, 北京 100049 
 
崔慧敏 计算机体系结构国家重点实验室(中国科学院 计算技术研究所), 北京 100190 cuihm@ict.ac.cn 
冯晓兵 计算机体系结构国家重点实验室(中国科学院 计算技术研究所), 北京 100190  
摘要点击次数: 1203
全文下载次数: 997
中文摘要:
      数据中心以可接受的成本,承载着超大规模的互联网应用.数据中心的能源消耗直接影响着数据中心的一次性建造成本和长期维护成本,是数据中心总体持有成本的重要组成部分.现代的数据中心普遍采用动态电压频率调节(dynamic voltage frequency scaling,简称DVFS)来提升单节点的能耗表现.但是,DVFS这一类机制同时影响到应用的能源消耗和性能,而这一问题尚未被深入探索.专注于DVFS机制对应用程序性能的影响,提出了一个分析模型用来量化地刻画应用程序的性能与处理器频率之间的关系,可以预测程序在任意频率下的性能.具体来说,依据执行时访问内存子系统资源的不同,把程序的指令分为两部分——片上指令和片外指令,并分别独立建模.片上指令是指仅需访问片上资源就可以完成执行的指令,其执行时间与处理器频率呈线性关系;片外指令是指需要访问主存的指令,其执行时间与处理器频率关.通过上述划分和对每一部分执行时间的分别建模,可以获得应用程序的执行时间与处理器频率之间的量化模型.使用两个不同的平台和SPEC 2006中的所有标准程序验证该模型,平均误差不超过1.34%.
英文摘要:
      Datacenters are built to house massive internet services at an affordable price. Both Op-ex (long-time operational expenditure) and Cap-ex (one-time construction costs) are directly impacted by datacenter power consumption. Thus, DVFS (dynamic voltage and frequency scaling) is widely adopted to improve per node energy efficiency. However, it is well known but has not yet been fully explored that such schemes affect an application's power consumption and performance simultaneously. This paper focuses on the impact of DVFS on performance of an application and proposes an analytical model to quantitatively characterize the relationship between an application's performance and a processor's frequency, which can be leveraged to predict the performance of an application at any frequency. Specifically, according to different memory subsystem resources accessed, instructions of an application are divided into two parts:on-chip instructions and off-chip instructions, which can be modeled independently. On-Chip instructions refer to instructions which only access on-chip resources, and their execution time is frequency-relevant and can be modeled using a linear function. Off-chip instructions stand for instructions accessing the main memory, and their execution time is dominated by memory access latency and is frequency- irrelevant. By the division and modeling of the two parts, a quantitative model can be obtained between the execution time of an application and frequency of a processor. Evaluations using two different platforms and all benchmarks of SPEC 2006 show that the derived models are very precise, with average prediction error less than 1.34%.
HTML  下载PDF全文  查看/发表评论  下载PDF阅读器
 

京公网安备 11040202500064号

主办单位:中国科学院软件研究所 中国计算机学会
编辑部电话:+86-10-62562563 E-mail: jos@iscas.ac.cn
Copyright 中国科学院软件研究所《软件学报》版权所有 All Rights Reserved
本刊全文数据库版权所有,未经许可,不得转载,本刊保留追究法律责任的权利