主页期刊介绍编委会编辑部服务介绍道德声明在线审稿编委办公编辑办公English
2018-2019年专刊出版计划 微信服务介绍 最新一期:2019年第8期
     
在线出版
各期目录
纸质出版
分辑系列
论文检索
论文排行
综述文章
专刊文章
美文分享
各期封面
E-mail Alerts
RSS
旧版入口
中国科学院软件研究所
  
投稿指南 问题解答 下载区 收费标准 在线投稿
王鹏,伊鹏,金德鹏,曾烈光.基于三级存储阵列缓存高速数据包及性能分析.软件学报,2005,16(12):2181-2189
基于三级存储阵列缓存高速数据包及性能分析
Buffering High-Speed Packets with Tri-Stage Memory Array and Its Performance Analysis
投稿时间:2003-12-26  修订日期:2005-01-04
DOI:
中文关键词:  三级存储阵列  数据包存储  时延
英文关键词:tri-stage memory array  packet buffer  delay
基金项目:Supported bythe National High-Tech Research and Development Plan of China under Grant No2001AAl21071(国家高技术研究发展计划(863))
作者单位
王鹏 清华大学,电子工程系,北京,100084
解放军信息工程大学,电子工程系,河南,郑州,450002 
伊鹏 解放军信息工程大学,电子工程系,河南,郑州,450002 
金德鹏 清华大学,电子工程系,北京,100084 
曾烈光 清华大学,电子工程系,北京,100084 
摘要点击次数: 3171
全文下载次数: 3186
中文摘要:
      高速网络设备一般需要大容量高速数据包存储器来缓存收到的数据包.但以目前的存储器工艺水平很难实现这样的存储器,从而限制了整个网络的发展.提出一种新型的三级存储阵列结构可以成功解决数据包存储器的容量和带宽问题,理论上可以实现任意高速数据包的缓存.使用"最关键队列优先"算法完成对三级存储阵列的管理,证明了使用该算法能够保证数据包的无时延调度输出,并且其所需的系统规模最小,同时推导出系统规模的上、下限.最后给出三级存储阵列的一种可实现方案,从而使该结构易于硬件实现.
英文摘要:
      High-Performance routers and switches need large throughput packet buffers to hold packets. However, the technique of commercially available memories is limited and can hardly fulfill this high throughput packet buffers. As a result, the development of networks is restricted severely. This paper presents a tri-stage memory array architecture to solve the problem, which can accomplish the arbitrary high-speed packet buffer theoretically. It is proved that the critical queue first algorithm can be applied as the memory management algorithm to get zero delay scheduling as well as minimum scale system. Furthermore, the design of hardware implementation architecture of the tri-stage memory array system is provided finally.
HTML  下载PDF全文  查看/发表评论  下载PDF阅读器
 

京公网安备 11040202500064号

主办单位:中国科学院软件研究所 中国计算机学会 京ICP备05046678号-4
编辑部电话:+86-10-62562563 E-mail: jos@iscas.ac.cn
Copyright 中国科学院软件研究所《软件学报》版权所有 All Rights Reserved
本刊全文数据库版权所有,未经许可,不得转载,本刊保留追究法律责任的权利