Verilog语言形式化语义研究
DOI:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

基金项目:

澳门联合国大学国际软件研究所资助项目


Study on the Formal Semantics of Verilog
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    在连续离散混合时间模型中考虑Verilog的语义行为,将混合模型中的一个区间作为Verilog程序一次运行过程的指称.提出了一种扩展的ITL来描述这种混合区间,从而给出Verilog的形式语义.这种语义定义不仅考虑到了各种语言成分的最终执行结果,而且能够很好地给出语言成分执行的时序特征.

    Abstract:

    In this paper, the semantics of Verilog program are studied in a discrete continuous hybrid time model, a hybrid interval is denoted as the description of a run of Verilog program. And an extended ITL is presented to describe this kind of hybrid interval. This semantics not only considers the ultimate execution effects of all kinds ingredients of language, but also gives their temporal characrestics.

    参考文献
    相似文献
    引证文献
引用本文

李勇坚,孙永强,何积丰. Verilog语言形式化语义研究.软件学报,2001,12(10):1573-1580

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:1999-10-10
  • 最后修改日期:2000-05-26
  • 录用日期:
  • 在线发布日期:
  • 出版日期:
您是第位访问者
版权所有:中国科学院软件研究所 京ICP备05046678号-3
地址:北京市海淀区中关村南四街4号,邮政编码:100190
电话:010-62562563 传真:010-62562533 Email:jos@iscas.ac.cn
技术支持:北京勤云科技发展有限公司

京公网安备 11040202500063号